📚 课程目录第2章 PCIe协议基础

2. PCIe协议基础

PCIe（Peripheral Component Interconnect Express）不是一条简单的并行总线，而是一套高速串行、点对点、分层协议的互连体系。对于Endpoint驱动工程师而言，理解PCIe协议基础的意义在于：驱动所操作的每一个寄存器、每一次DMA、每一个中断，最终都要被翻译成PCIe事务，经过分层封装后在线路上传输。本节从拓扑、分层、事务类型、配置空间与BAR五个维度建立整体认知框架。

一、PCIe拓扑结构：树形点对点互连

PCIe采用树形拓扑，核心组件包括RC（Root Complex）、Switch、Endpoint和Bridge。RC位于CPU与PCIe域之间，负责将CPU的内存访问和配置访问转换为PCIe事务；Switch提供端口扩展，由一个上游端口和多个下游端口组成，内部实现基于地址的路由；Endpoint是功能终端，如NVMe SSD、网卡或我们的自定义加速卡。

与早期PCI共享总线不同，PCIe每条Link都是点对点的，链路两端各有一个端口，数据以Lane为单位并行传输，常见x1、x4、x8、x16。拓扑中的每个设备都有唯一的BDF（Bus/Device/Function）编号，这是驱动定位设备的根本依据。

二、PCIe分层架构：事务层、数据链路层、物理层

PCIe协议栈分为三层，发送方向自上而下封装，接收方向自下而上解封装：

事务层（Transaction Layer）：生成和解析TLP（Transaction Layer Packet），负责Memory Read/Write、Config Read/Write、Message、Completion等事务。事务层还管理流量控制Credit和QoS。
数据链路层（Data Link Layer）：为TLP添加Sequence Number和LCRC，生成DLLP（Data Link Layer Packet）用于ACK/NAK确认、电源管理和流控信用更新。它保证TLP在单条链路上的可靠传输。
物理层（Physical Layer）：负责字节条带化、8b/10b或128b/130b编码、串并转换、电气驱动与接收，以及LTSSM链路训练状态机。

三层之间通过接口传递数据包，驱动工程师最常接触的是事务层语义，但排障时往往需要下沉到链路层和物理层。

三、TLP、DLLP与物理层信号链

TLP是PCIe事务的载体，典型格式包括Header、Data Payload和可选ECRC。Header中携带Requester ID、Tag、地址或BDF、Length、Traffic Class等字段。DLLP不承载事务，只用于链路管理，长度固定为8字节。物理层则把数据包转换为差分信号，通过Lane传输。

TLP 典型结构：
+--------+----------------+--------+--------+
| Header | Data Payload   | ECRC   | LCRC   |
+--------+----------------+--------+--------+
  事务层生成      可选        链路层附加

DLLP 典型结构：
+----------------+--------+
| DLLP Type/Info | CRC    |
+----------------+--------+
  固定8字节，用于ACK/NAK、流控、电源管理

驱动调试时，若看到“Completion Timeout”或“Malformed TLP”，通常说明事务层请求与完成匹配异常；若出现“Link Down”或“Receiver Error”，则要检查物理层链路训练和信号完整性。

四、配置空间与BAR机制

每个PCIe Function都有256字节的基础配置空间，PCIe扩展后为4KB。前64字节是标准Header，包含Vendor ID、Device ID、Command、Status、BAR、Capabilities Pointer等。驱动通过配置空间读取设备能力，并配置BAR。

BAR（Base Address Register）是设备向系统申请地址窗口的机制。设备上电后BAR值为0，系统枚举时写入全1，读回得到窗口大小和类型，再分配实际基地址。驱动随后通过pci_iomap()或ioremap()将BAR映射到内核虚拟地址，从而访问设备寄存器。

配置空间字段	偏移	作用
Vendor ID / Device ID	0x00 / 0x02	标识设备厂商与型号，驱动匹配依据
Command / Status	0x04 / 0x06	使能Memory Space、Bus Master、中断等
BAR0~BAR5	0x10~0x24	声明MMIO或I/O地址窗口
Capabilities Pointer	0x34	指向能力链表，如MSI、PCIe Capability
Interrupt Line/Pin	0x3C / 0x3D	传统中断路由信息

五、案例场景：从枚举到驱动绑定

系统启动时，RC枚举PCIe总线，为每个Endpoint分配BDF和BAR地址。内核PCI子系统读取配置空间，创建pci_dev，并与驱动id_table匹配。驱动probe后，通常执行以下步骤：

static int ep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
{
    int ret;
    ret = pci_enable_device(pdev);          // 使能设备
    pci_set_master(pdev);                   // 允许Bus Master DMA
    ret = pci_request_regions(pdev, "ep");  // 申请BAR资源
    bar0 = pci_iomap(pdev, 0, 0);           // 映射BAR0
    /* 读写设备寄存器、申请中断、建立DMA */
    return 0;
}

如果BAR映射失败，常见原因是BAR未使能Memory Space，或资源冲突。此时应检查lspci -vv输出中的Region和Control字段。

六、误区与复盘

常见误区：把PCIe当成“更快的PCI”，忽略点对点与分层语义；只关注BAR大小，忽略BAR类型（32/64位、可预取）；在驱动中直接使用物理地址访问BAR，未做ioremap；忽略DLLP和物理层状态，导致链路问题误判为驱动Bug。

复盘建议：调试PCIe Endpoint驱动时，先确认链路状态（lspci -vv中的LnkSta），再确认配置空间BAR分配，最后检查TLP事务和DMA一致性。只有把拓扑、分层、事务、配置空间和BAR串成一条链，才能在驱动工程中快速定位问题。