3. PCIe链路训练
PCIe链路训练是链路稳定性的第一道关口。上电或复位后，链路两端并不会立刻以最高速率、最大宽度通信，而是由物理层LTSSM（Link Training and Status State Machine）逐步完成检测、轮询、配置、协商与均衡。理解LTSSM的状态迁移、训练流程、宽度与速率协商规则，以及均衡阶段的关键机制，是定位“链路降速、降宽、反复重训、训练超时”等问题的核心能力。
一、LTSSM状态机：链路训练的总调度器
LTSSM是PCIe物理层的核心状态机，负责管理链路从复位到正常工作、再到低功耗或错误恢复的全过程。它并不只服务于“训练”，还覆盖电源管理、错误恢复和热插拔等场景。调试中最常关注的状态包括：
- Detect：检测对端是否存在接收端，判断链路伙伴是否上电、是否在位。
- Polling：交换TS1/TS2有序集，确认双方支持的数据速率、链路宽度和均衡能力。
- Configuration：完成链路编号、通道映射、宽度协商，确定最终Link Width。
- Recovery：当链路出错、速率切换失败或需要重新协商时，回到Recovery重新训练。
- L0：链路正常工作状态，TLP/DLLP正常传输。
- L0s/L1/L2：低功耗状态，涉及快速唤醒与电源管理。
LTSSM的迁移不是单向直线，而是带有大量回退路径。例如Configuration阶段若发现对端能力不匹配，可能退回Detect或Polling；L0中若出现严重错误，会进入Recovery。调试时若看到链路反复在Recovery与L0之间跳转，通常意味着信号完整性、均衡参数或参考时钟存在问题。
二、链路训练流程：从Detect到L0
链路训练流程可以概括为“检测—轮询—配置—进入L0—按需重训”。上电后，两端首先进入Detect，通过接收端检测确认对端存在。随后进入Polling，双方发送TS1有序集，交换支持速率、链路宽度、均衡能力等信息。Polling阶段还会确定哪个方向先发送、Bit Lock和Symbol Lock是否建立。
进入Configuration后，链路开始真正的“配置协商”：确定Link Number、Lane Number、通道映射，并决定最终链路宽度。若双方能力一致，则进入L0；若需要更高速率，则通过Recovery阶段进行速率切换。Recovery中会再次发送TS1/TS2，确认双方在目标速率下仍能建立Bit Lock和Symbol Lock，然后回到L0。
调试时常用以下命令观察链路状态与训练结果：
# 查看PCIe链路速率与宽度
lspci -vv -s 01:00.0 | grep -E "LnkCap|LnkSta|Speed|Width"
# 典型输出
LnkCap: Port #0, Speed 16GT/s, Width x8
LnkSta: Speed 16GT/s, Width x8, TrErr- Train- SlotClk+ DLActive+
# 查看LTSSM相关寄存器（以常见Root Port为例）
setpci -s 00:1c.0 CAP_EXP+0x12.w
setpci -s 00:1c.0 CAP_EXP+0x1a.w若LnkSta显示Speed或Width低于LnkCap，说明链路发生了降速或降宽。此时应重点检查：对端是否支持该速率、参考时钟是否满足要求、信号完整性是否达标、均衡参数是否收敛。
三、链路宽度与速率协商
链路宽度协商发生在Configuration阶段。双方通过TS1中的Lane Number和Link Number信息，确定哪些Lane可用、如何映射。最终宽度取双方支持宽度的较小值，并受通道映射、Lane反转、极性反转等因素影响。例如Root Port支持x8，Endpoint只支持x4，则链路最终为x4。
速率协商则更复杂。PCIe 3.0及以上引入了均衡（Equalization），速率切换不再是简单“改时钟”，而是需要在Recovery中完成发送端和接收端均衡参数的协商。速率协商遵循“双方都支持才切换”的原则，且通常从2.5 GT/s起步，逐级尝试5.0、8.0、16.0 GT/s。若某一级失败，会回退到上一级稳定速率。
| 协商项 | 发生阶段 | 关键信息 | 常见异常 |
|---|---|---|---|
| 链路宽度 | Configuration | Lane Number、Link Number、通道映射 | 降宽、Lane反转错误、通道映射冲突 |
| 数据速率 | Recovery | Supported Link Speeds、SDS有序集 | 降速、速率切换失败、反复重训 |
| 均衡参数 | Recovery / EQ | Preset、FS/LF、Coefficient | 均衡不收敛、误码率高、链路不稳定 |
| 参考时钟 | Detect / Polling | Refclk、SSC、Common Clock | 时钟抖动超标、SSC不匹配 |
四、均衡阶段关键机制
PCIe 3.0及以上速率采用发送端FFE（Feed Forward Equalization）和接收端DFE/CTLE组合均衡。均衡阶段的核心是双方通过TS1有序集中的Preset和Coefficient信息，协商发送端均衡参数，使接收端眼图张开度满足要求。均衡过程通常分为Phase 0到Phase 3：
- Phase 0：双方以最低速率和默认Preset通信，确认基本链路可用。
- Phase 1：发送端调整Preset，接收端评估误码率，寻找较优参数。
- Phase 2：进一步微调Coefficient，优化眼图。
- Phase 3：确认最终参数，切换到目标速率并进入L0。
调试提示：若链路在8.0 GT/s或16.0 GT/s下反复进入Recovery，优先检查均衡参数是否收敛。可通过厂商提供的PCIe分析仪或寄存器读取均衡Preset和Coefficient，确认发送端是否达到预期均衡强度。
五、案例与复盘：链路降速问题定位
某服务器平台中，Root Port与NVMe SSD之间链路能力为16 GT/s x4，但实际LnkSta显示8 GT/s x4。排查过程如下：
- 确认LnkCap与LnkSta差异，确认是速率降级而非宽度降级。
- 检查参考时钟，发现SSD端使用独立时钟，且SSC配置与Root Port不一致。
- 调整SSC配置后，链路仍无法稳定在16 GT/s，进一步检查均衡参数。
- 通过分析仪发现Phase 2阶段Coefficient调整失败，接收端眼图闭合。
- 优化PCB走线阻抗与过孔设计后，均衡收敛，链路稳定在16 GT/s。
常见误区：很多工程师只关注“链路是否训练成功”，而忽略“训练是否稳定”。链路能进入L0并不代表长期稳定，若均衡余量不足，在高负载或温度变化时仍可能进入Recovery。调试时应同时关注误码率、均衡余量和Recovery计数。
总结来看，LTSSM是链路训练的总调度器，Detect/Polling/Configuration/Recovery/L0构成训练主路径；宽度协商在Configuration完成，速率与均衡协商在Recovery中反复迭代。掌握这些状态与机制，才能在面对链路降速、降宽、反复重训时快速定位到物理层根因。