1. SA8155平台概述：芯片架构、GPU与MDP模块位置、系统框图与数据流概览
SA8155（Snapdragon 8155）是高通第三代汽车数字座舱平台的核心SoC，采用7nm制程工艺。本章从芯片顶层架构出发，定位GPU与MDP（Mobile Display Processor）在系统中的物理与逻辑位置，并梳理从应用渲染到屏幕显示的关键数据通路。
1.1 SA8155芯片顶层架构
SA8155采用典型的异构多核架构，主要计算与处理单元包括：
| 模块 | 规格/说明 | 制程/工艺 |
|---|---|---|
| CPU | Qualcomm Kryo 485 Gold (1x2.84GHz) + 3x2.42GHz + 4x1.80GHz | 7nm FinFET |
| GPU | Adreno 640 (支持Vulkan 1.1, OpenGL ES 3.2, OpenCL 2.0) | 7nm FinFET |
| DSP | Hexagon 685 (用于音频、传感器、计算机视觉) | 7nm FinFET |
| ISP | Spectra 380 (双14位ISP, 支持多摄像头输入) | 7nm FinFET |
| 视频编解码 | H.264/H.265 编解码, 最高4K@60fps | 7nm FinFET |
| 显示处理 | MDP (Mobile Display Processor) + DPU (Display Processing Unit) | 7nm FinFET |
| 内存控制器 | LPDDR4x 4266MHz, 4通道, 最大带宽约34.1GB/s | 7nm FinFET |
关键点： SA8155的GPU（Adreno 640）与MDP位于同一片SoC内，通过内部高速总线（如AXI/AHB）与系统内存（DDR）连接。GPU负责图形渲染与合成，MDP负责将合成后的帧数据转换为显示接口信号（如DSI、DP、HDMI）。
1.2 GPU与MDP模块位置
在SA8155的系统框图中，GPU与MDP分别位于不同的功能域，但通过统一的显示数据管道协同工作：
- GPU (Adreno 640)： 位于多媒体子系统（Multimedia Subsystem）内，与视频编解码器、ISP、DSP共享内存带宽。GPU通过SMMU（System Memory Management Unit）访问DDR。
- MDP (Mobile Display Processor)： 位于显示子系统（Display Subsystem）内，是显示管线的核心。MDP从DDR读取GPU渲染完成的帧缓冲区（Framebuffer），进行图层合成、缩放、旋转、色彩转换等处理，最终输出到DPU（Display Processing Unit）或直接驱动显示接口。
调试视角： 在驱动调试中，GPU与MDP的交互点通常位于“帧提交”与“帧获取”的边界。GPU完成渲染后，通过fence机制通知MDP可以读取该帧；MDP完成扫描后，通过vsync信号通知GPU可以提交下一帧。理解这个握手过程是调试显示卡顿、撕裂、黑屏的基础。
1.3 系统框图与数据流概览
下图展示了SA8155平台从GPU渲染到MDP输出显示的核心数据流与模块关系：
1.4 关键数据通路详解
从应用层到屏幕显示，数据流经过以下关键阶段：
- 应用层提交： 应用（如导航、仪表盘）通过SurfaceFlinger提交图形缓冲区（BufferQueue）。
- GPU渲染： Adreno 640执行渲染指令，将图层内容绘制到DDR中的Framebuffer。
- MDP合成： MDP从DDR读取多个图层（如主界面、HUD、倒车影像），进行硬件合成（Hardware Composer），减少GPU负载。
- DPU输出： 合成后的完整帧通过DPU进行色彩管理、伽马校正、抖动处理，最终通过DSI（Display Serial Interface）或DP（DisplayPort）发送给屏幕。
- 同步机制： 每一步之间通过fence（栅栏）和vsync（垂直同步）信号保证帧序正确，避免撕裂。
常见调试陷阱： 在SA8155平台上，如果MDP的合成管线配置错误（如图层数量超过硬件限制、格式不匹配），可能导致MDP回退到GPU合成，增加GPU负载并引发帧率下降。调试时应通过dumpsys或sysfs节点检查当前合成策略。
1.5 模块间通信接口
| 接口 | 连接模块 | 协议/标准 | 带宽/速率 |
|---|---|---|---|
| AXI总线 | GPU ↔ DDR | AMBA AXI4 | ~34.1 GB/s (LPDDR4x) |
| MDP输入端口 | MDP ↔ DDR | AXI / AHB | 与GPU共享内存带宽 |
| MDP输出端口 | MDP ↔ DPU | 内部像素总线 | 支持4K@60fps |
| 显示接口 | DPU ↔ 屏幕 | DSI (4-lane) / DP (eDP/DP) | DSI: 最高~17.16 Gbps |
| 同步信号 | MDP ↔ GPU | Fence (dma_fence) + Vsync | 软件同步 |
1.6 本章小结
SA8155平台中，GPU（Adreno 640）与MDP是显示管线的两大核心引擎。GPU负责渲染与合成，MDP负责硬件合成与输出。两者通过DDR交换帧数据，并通过fence/vsync机制同步。理解这一架构是后续调试GPU驱动与MDP通路的基础。