4. 硬件电路设计要点
TFT-LCD 驱动硬件设计的成败，往往取决于外围辅助电路的细节。背光、复位、电源、信号完整性及连接器这五个环节，任何一个出现设计缺陷，都可能导致显示异常、EMI 超标甚至器件损坏。本节从工程实践角度逐一拆解设计要点与避坑指南。
4.1 背光电路设计
TFT 屏的背光通常采用白光 LED 串并联结构。驱动方式分为升压型（Boost）LED 驱动 IC 和简单电阻限流两种方案。对于 3.5 寸~10.1 寸主流屏，推荐使用专用背光驱动 IC（如 MP3302、SY7208、TPS61165），以保证恒流精度和调光功能。
| 参数 | 推荐值 / 选型依据 | 注意事项 |
|---|---|---|
| LED 串联数量 | 3~10 颗（视屏尺寸） | 单颗 Vf 约 3.0~3.4V，总电压需低于 IC 耐压 |
| 单路电流 | 20~30 mA（小屏）；60~120 mA（大屏） | 电流决定亮度，需匹配屏规格书 |
| 调光方式 | PWM 调光（频率 1~20 kHz） | 避免人耳可闻噪声，频率不宜低于 200 Hz |
| 输出电容 | 1~4.7 µF / 25V X7R | 靠近 LED+ 引脚放置，降低纹波 |
| 电感选型 | 10~47 µH，饱和电流 > 1.2×Iled | DCR 越小效率越高 |
工程避坑：背光驱动 IC 的 EN 引脚不可悬空。若主控未上电时 EN 为高阻，背光可能误点亮，导致上电时序异常。建议在 EN 引脚对地并联 100 kΩ 下拉电阻。
4.2 复位电路设计
LCD 驱动 IC 的复位引脚（RESX）通常为低电平有效。复位电路的核心目标是：保证上电时 RESX 保持低电平至少 10 ms，待电源和振荡器稳定后再释放。
- RC 复位（低成本方案）：10 kΩ 上拉 + 1 µF 电容到地，时间常数 τ = 10 ms。需注意：若主控 GPIO 为开漏输出，需外部上拉；若为推挽输出，可直接由 GPIO 控制。
- 专用复位 IC（高可靠方案）：如 MAX809 / TPS3808，提供精确阈值（如 2.93V）和固定延迟（200 ms），适合对复位时序要求严苛的屏。
- 主控 GPIO 直接控制：需确保主控上电后 GPIO 默认状态为低电平，否则可能产生复位毛刺。
推荐做法：在 RESX 引脚并联 0.1 µF 陶瓷电容到地，可滤除高频噪声引起的误复位。同时串联 100 Ω 电阻，限制 GPIO 瞬态电流。
4.3 电源去耦设计
TFT 屏内部包含数字逻辑（IOVCC）、模拟（VCI/VDD）、栅极驱动（VGH/VGL）等多路电源。去耦不良会导致显示条纹、闪烁甚至花屏。
| 电源轨 | 典型电压 | 去耦电容推荐 | 布局要求 |
|---|---|---|---|
| IOVCC（接口逻辑） | 1.8V / 3.3V | 0.1 µF + 10 µF | 紧贴 IC 对应引脚 |
| VCI（模拟电源） | 2.8V / 3.3V | 0.1 µF + 4.7 µF + 22 µF | 远离开关节点，加磁珠隔离 |
| VGH（栅极正压） | +15V ~ +18V | 0.1 µF + 1 µF / 25V | 靠近电荷泵输出 |
| VGL（栅极负压） | -7V ~ -10V | 0.1 µF + 1 µF / 16V | 靠近电荷泵输出 |
去耦黄金法则：每个电源引脚至少放置一个 0.1 µF 陶瓷电容（0402/0603 封装），且电容地过孔必须紧邻电容 GND 焊盘，回路面积最小化。大容量电容（10 µF+）可放置在 PCB 边缘或电源入口。
4.4 信号线阻抗匹配
RGB 并行接口或 MIPI DSI 高速信号线，若阻抗不连续会产生反射、过冲和振铃，严重时导致数据采样错误。设计要点如下：
- 单端信号（RGB/SPI/MCU 接口）：控制特性阻抗 50 Ω ±10%。通过调整线宽（如 8 mil）与参考层间距（如 4 mil 介质厚度）实现。
- 差分信号（MIPI DSI）：差分阻抗 100 Ω ±10%。差分对间距通常为线宽的 2~3 倍，对内等长误差 < 5 mil。
- 串阻匹配：在驱动端串联 22~33 Ω 电阻，可抑制过冲。电阻位置应紧靠发送端引脚。
- 回流路径：高速信号下方必须有连续参考地平面，禁止跨越分割槽。
4.5 FPC 连接器选型
FPC（柔性扁平电缆）连接器是 LCD 模组与主板之间的桥梁。选型不当会导致接触不良、信号衰减或机械断裂。
| 选型维度 | 关键参数 | 工程建议 |
|---|---|---|
| 引脚间距 | 0.3 mm / 0.5 mm / 1.0 mm | 0.5 mm 为最常用间距，兼顾密度与焊接可靠性 |
| 引脚数量 | 24~50 pin（视接口类型） | RGB 接口通常 40~50 pin；SPI 接口 24~30 pin |
| 锁紧方式 | 翻盖式 / 抽屉式 / 自锁式 | 翻盖式最可靠，推荐 Hirose FH12 或 Molex 502598 系列 |
| 额定电流 | 0.3~0.5 A/pin | 背光电源引脚需确认载流能力，必要时多 pin 并联 |
| 工作温度 | -30°C ~ +85°C | 工业级产品需选宽温型号 |
FPC 布局检查清单：
- FPC 插座下方禁止走高速信号线，避免寄生耦合。
- FPC 排线长度尽量控制在 50 mm 以内，超过 80 mm 需考虑信号中继。
- FPC 弯折半径 > 5 倍排线厚度，避免内层铜箔断裂。
- 插座焊盘外侧加两个定位孔（直径 2.0 mm），辅助手工焊接对位。
4.6 综合设计流程
将上述五个要点整合到实际 PCB 设计流程中，建议按以下步骤执行：
- 原理图阶段：确认背光 IC 外围 BOM、复位电路拓扑、各电源轨去耦电容数量与容值。
- 叠层规划：确定 PCB 层叠结构（推荐 4 层板：Top-GND-Power-Bottom），计算单端/差分阻抗。
- 布局阶段：背光 IC 远离 LCD 连接器（避免热干扰）；去耦电容紧贴对应引脚；FPC 插座靠近板边。
- 布线阶段：高速信号先走，控制阻抗与等长；电源走线加宽（≥20 mil）；GND 覆铜连续。
- 评审阶段：对照本节表格逐项检查背光、复位、去耦、阻抗、FPC 选型。
经验数据：在 4 层板、FR4 介质、1 oz 铜厚条件下，50 Ω 单端走线典型宽度为 8~10 mil（参考层间距 4 mil）。MIPI 差分对线宽 5 mil、间距 10 mil 时，差分阻抗约 100 Ω。建议使用 Polar SI9000 或 HyperLynx 进行阻抗预计算。