4. 硬件接口分析

蓝牙驱动的移植适配与DMA优化，其根基在于对目标平台硬件接口的精确理解。本章将深入剖析UART/USB硬件原理图，并详细解读GPIO、PCM、I2S等关键引脚的复用功能与电气特性，为后续的驱动代码编写与DMA通道配置奠定坚实的硬件基础。

4.1 硬件接口总览与核心连接拓扑

目标平台（以基于ARM Cortex-A7的通用嵌入式SoC为例）与蓝牙模组（如AP6212、RTL8822CS）之间的物理连接，通常包含数据通道、控制通道和音频通道。下图展示了典型的硬件连接拓扑结构。

4.2 UART接口原理图解读

UART是蓝牙HCI（Host Controller Interface）最常用的物理传输层。在原理图中，需要重点关注以下信号线及其连接关系。

4.3 USB接口原理图解读

部分高性能蓝牙模组（如支持BT5.2+的模组）使用USB作为HCI传输层，以获得更高的吞吐量。USB接口的解读重点在于差分信号和电源管理。

4.4 GPIO引脚功能与复用

除了数据通道，蓝牙模组还需要若干GPIO进行控制。这些GPIO通常具有复用功能，需要在原理图中仔细核对。

4.5 PCM / I2S音频接口分析

对于需要高质量语音通话（如HFP协议）的应用，蓝牙模组通过PCM或I2S接口与SoC的音频子系统直连。这两种接口在时序上非常相似，但存在细微差别。

4.6 硬件原理图到设备树的映射

完成原理图解读后，下一步是将硬件信息映射到Linux设备树（Device Tree）中。以下是一个典型的UART蓝牙节点配置示例。

/* 设备树中UART蓝牙节点示例 */
&uart0 {
    status = "okay";
    pinctrl-names = "default";
    pinctrl-0 = &uart0_pins;  /* 引脚复用配置 */

    /* 蓝牙子节点 */
    bluetooth {
        compatible = "brcm,bcm43438-bt";  /* 或对应模组 */
        max-speed = <3000000>;            /* 最高波特率3Mbps */
        clocks = <&clk32k 0>;              /* 外部32KHz时钟 */
        clock-names = "lpo";

        /* GPIO控制 */
        vbat-supply = <&vbat_reg>;         /* 电源 */
        vddio-supply = <&vddio_reg>;       /* I/O电压 */
        device-wakeup-gpios = <&gpio3 8 GPIO_ACTIVE_HIGH>;  /* BT_WAKE */
        host-wakeup-gpios = <&gpio3 9 GPIO_ACTIVE_HIGH>;    /* HOST_WAKE */
        shutdown-gpios = <&gpio3 7 GPIO_ACTIVE_LOW>;        /* BT_RST */
    };
};

/* 引脚复用配置 */
&pinctrl {
    uart0_pins: uart0-pins {
        rockchip,pins =
            <4 RK_PA0 1 &pcfg_pull_up>,  /* UART0_TX */
            <4 RK_PA1 1 &pcfg_pull_up>,  /* UART0_RX */
            <4 RK_PA2 1 &pcfg_pull_up>,  /* UART0_CTS */
            <4 RK_PA3 1 &pcfg_pull_up>;  /* UART0_RTS */
    };
};