2、缓存一致性基础：CPU缓存层次结构（L1/L2/L3）、缓存行概念、缓存一致性协议（MESI）、缓存一致性问题产生原因
在嵌入式系统与高性能计算中，CPU 缓存是弥合处理器与主存速度鸿沟的关键硬件。然而，当 DMA 操作绕过 CPU 直接访问物理内存时，缓存与内存之间的数据副本可能产生不一致，导致程序逻辑错误。本章从缓存硬件结构出发，逐步剖析缓存一致性的核心概念与问题根源。
2.1 CPU 缓存层次结构（L1 / L2 / L3）
现代多核处理器通常采用三级缓存架构，以平衡访问速度、容量与成本。越靠近核心的缓存速度越快、容量越小；越远离核心的缓存速度越慢、容量越大。
| 缓存层级 | 典型容量 | 典型延迟（CPU 周期） | 关联方式 | 位置 |
|---|---|---|---|---|
| L1 缓存 | 32 KB – 128 KB | 2 – 4 周期 | 直接映射 / 2-4 路组相联 | 每个核心私有 |
| L2 缓存 | 256 KB – 1 MB | 10 – 20 周期 | 8-16 路组相联 | 每个核心私有或簇内共享 |
| L3 缓存 | 2 MB – 32 MB | 30 – 60 周期 | 16-32 路组相联 | 所有核心共享 |
关键理解： L1 分为指令缓存（L1i）和数据缓存（L1d），L2 和 L3 通常为统一缓存（指令+数据）。DMA 操作主要影响数据缓存（L1d / L2 / L3），指令缓存一致性通常由硬件自动维护。
2.2 缓存行概念
缓存与主存之间的数据交换基本单位是 缓存行（Cache Line），而非单个字节。缓存行大小通常为 32、64 或 128 字节，ARM64 与 x86_64 主流架构均采用 64 字节。
- 空间局部性利用： 当 CPU 访问地址 A 时，会将 A 所在的整个缓存行加载到缓存中，后续对相邻地址的访问可直接命中缓存。
- 伪共享（False Sharing）： 多核场景下，若两个核心各自修改同一缓存行中不同变量，硬件会误判为数据竞争，导致频繁的缓存同步，严重降低性能。
- DMA 对齐要求： 许多 DMA 控制器要求缓冲区地址与缓存行边界对齐（如 64 字节对齐），否则可能触发部分缓存行失效或数据损坏。
编程启示： 在 Linux 内核中，使用
dma_alloc_coherent() 分配的缓冲区天然保证缓存行对齐；若使用流式 DMA 映射，需通过 dma_map_single() 配合 dma_sync_single_for_cpu() / dma_sync_single_for_device() 手动管理缓存行状态。
2.3 缓存一致性协议（MESI）
MESI 协议是维护多核缓存一致性的经典协议，为每个缓存行维护四种状态之一。当核心读写缓存行时，协议通过总线嗅探（Bus Snooping）或目录（Directory）机制同步状态。
| 状态 | 全称 | 含义 | 该缓存行是否与主存一致 | 其他核心是否拥有副本 |
|---|---|---|---|---|
| M | Modified | 仅本核心拥有，且数据已被修改 | 不一致（脏数据） | 否 |
| E | Exclusive | 仅本核心拥有，数据与主存一致 | 一致 | 否 |
| S | Shared | 多个核心拥有，数据与主存一致 | 一致 | 是 |
| I | Invalid | 该缓存行无效，不可使用 | — | — |
注意： MESI 协议仅保证 CPU 核心之间的缓存一致性，不处理 DMA 设备对内存的直接访问。当 DMA 写入内存时，CPU 缓存中对应的缓存行可能仍处于 M 或 E 状态，导致 CPU 后续读取到过期数据。这正是 DMA 缓存一致性问题的核心根源。
2.4 缓存一致性问题产生原因
在 DMA 参与的数据传输场景中，缓存一致性问题主要源于以下三种冲突：
- CPU 写缓存，DMA 读内存： CPU 修改了缓存行（M 状态），但尚未写回主存。DMA 直接从内存读取，得到旧数据。
- DMA 写内存，CPU 读缓存： DMA 将新数据写入内存，但 CPU 缓存中仍保留旧缓存行（E 或 S 状态），CPU 后续读缓存命中，得到过期数据。
- DMA 与 CPU 同时写同一缓存行： 两者各自修改数据副本，最终结果取决于谁最后写回，导致数据损坏。
典型故障现象： 网络驱动收包时，DMA 将数据写入内存，CPU 从缓存读取时看到全零或乱序字节；存储驱动写完成后，DMA 从内存搬运数据到磁盘，但 CPU 修改过的数据仍在缓存中未写回，导致磁盘写入错误数据。
2.5 小结：一致性问题的本质
缓存一致性问题的本质是 多视图数据同步失效：CPU 缓存视图与主存视图在 DMA 介入后出现分歧。MESI 协议只能协调 CPU 核心之间的视图，对 DMA 设备这个“外部观察者”无能为力。因此，Linux 内核提供了两种 DMA 缓存一致性管理策略：
- 一致性 DMA 映射（Coherent DMA Mapping）： 分配非缓存（Non-cacheable）或直写（Write-through）内存区域，硬件保证缓存与内存始终同步。
- 流式 DMA 映射（Streaming DMA Mapping）： 使用缓存操作指令（如 ARM64 的
DC CVAC/DC CIVAC）在 DMA 传输前后手动刷新或失效缓存行。
学习路线提示： 理解缓存行大小、MESI 状态含义以及 DMA 与缓存的冲突场景，是后续掌握
dma_alloc_coherent、dma_map_single、dma_sync_single_range_for_cpu 等内核 API 的前提。下一章将深入这些 API 的用法与缓存操作指令细节。