2. 缓存一致性基础
在ARM多核处理器中，缓存一致性并不是一个抽象概念，而是由一组非常具体的硬件机制共同支撑的。理解这些机制，是后续进行MESI协议移植适配的前提。本节从缓存行、写策略、失效协议、监听协议与目录协议五个维度展开，帮助建立完整的底层认知框架。
一、缓存行：一致性管理的最小粒度
缓存行（Cache Line）是缓存与主存之间数据传输的最小单位，也是缓存一致性协议维护状态的最小对象。ARM典型处理器的缓存行大小为64字节，部分高性能核心也支持128字节。这意味着即使CPU只读取1个字节，硬件也会将整行数据从主存加载到缓存中。
缓存行内部通常包含以下字段：
- Tag：用于匹配物理地址高位，判断是否命中。
- Index：用于定位组相联缓存中的具体组。
- Offset：行内偏移，定位具体字节。
- Valid/Dirty位：标识数据有效性与是否被修改。
- 一致性状态位：如MESI中的M/E/S/I状态。
一致性协议之所以以缓存行为单位，是因为若以字节为单位维护状态，硬件开销将急剧膨胀。因此，伪共享（False Sharing）成为多核编程中的经典陷阱：两个核心分别修改同一缓存行中的不同变量，虽然逻辑上无冲突，但硬件仍会反复触发缓存行失效与同步，导致性能大幅下降。
__attribute__((aligned(64)))或填充字段将热点变量隔离到不同缓存行，从而消除伪共享。二、写回与写直达：两种写策略的本质差异
当CPU修改缓存中的数据时，硬件需要决定何时将修改同步到主存。这引出了两种基本写策略：
| 对比维度 | 写回（Write-Back） | 写直达（Write-Through） |
|---|---|---|
| 写操作目标 | 仅写缓存，标记Dirty | 同时写缓存与主存 |
| 主存流量 | 低，仅替换时写回 | 高，每次写都访问主存 |
| 一致性复杂度 | 较高，需跟踪Dirty状态 | 较低，主存始终最新 |
| 典型应用 | ARM Cortex-A系列L1/L2 | 部分嵌入式MCU、GPU显存 |
ARM高性能核心普遍采用写回策略，因为它在多核场景下能显著降低总线带宽压力。但写回也带来一个关键问题：主存中的数据可能不是最新的，必须依赖一致性协议在必要时将Dirty行写回或转发给其他核心。
三、失效协议与更新协议：保持一致的两种路径
当一个核心修改了某缓存行，其他核心中该行的副本必须被处理，否则会读到旧数据。处理方式分为两类：
- 失效协议（Invalidation Protocol）：修改时使其他核心的副本失效，后续访问触发缺失并从修改者处获取最新数据。MESI、MOESI均属此类，是ARM多核的主流选择。
- 更新协议（Update Protocol）：修改时将新数据广播给其他持有副本的核心，保持所有副本有效。该方式写放大明显，实际处理器中较少采用。
失效协议的核心优势在于：写操作只需发送失效消息，无需传输完整数据，带宽效率高。代价是后续读操作可能产生额外的缓存缺失与数据转发延迟。
四、监听协议与目录协议：一致性消息的两种组织方式
无论失效还是更新，都需要在多个核心之间传递一致性消息。根据消息传递的组织方式，分为监听协议与目录协议。
监听协议依赖共享总线或监听通道，每个核心的缓存控制器都会监听总线上的事务。当某核心发出写请求时，其他核心若持有该行副本，则主动失效或提供数据。其优点是实现简单、延迟低；缺点是广播消息随核心数增加而急剧膨胀，可扩展性受限，通常适用于8核以内的场景。
目录协议在一致性点维护一张目录表，记录每个缓存行被哪些核心以何种状态持有。当某核心需要修改时，目录控制器只向持有该行的核心发送点对点失效消息，而非广播。其优点是消息量随核心数线性增长，可扩展性好；缺点是实现复杂、目录存储开销大，且目录访问可能成为瓶颈。ARM服务器芯片如Neoverse系列在多簇互联中常采用目录协议或其变体。
五、典型应用场景与选型建议
- 手机SoC（如Cortex-A76+A55大小核）：簇内L1/L2通常采用监听协议，簇间通过DSU或CCI/CMN互联，引入目录或监听过滤机制。
- 服务器多路CPU：跨Socket一致性多采用目录协议，避免全局广播带来的带宽爆炸。
- 嵌入式实时核（Cortex-R系列）：部分场景使用写直达+简单失效协议，以确定性延迟优先。
- GPU与加速器共享内存：常通过IO一致性协议扩展目录，将设备缓存纳入统一地址空间。
六、复盘：从基础到移植的关键衔接点
本节五个概念并非孤立：缓存行决定了一致性维护的粒度，写回策略决定了Dirty数据的存在与传播需求，失效协议决定了写操作如何通知其他核心，监听与目录协议则决定了这些通知消息如何在硬件上传递。在ARM多核移植适配中，必须同时确认：目标平台的缓存行大小、L1/L2写策略、簇内互联类型、簇间目录结构，以及是否支持Dirty数据直接转发。只有这些底层参数对齐，MESI状态机才能正确落地。
典型ARM多核一致性参数确认清单：
- Cache Line Size: 64B / 128B
- L1 Write Policy: Write-Back
- L2 Write Policy: Write-Back
- Cluster Interconnect: DSU / CCI-550 / CMN-700
- Inter-cluster Protocol: Snooping + Directory
- Dirty Data Forwarding: Supported / Not Supported
- Cache Maintenance Ops: DC CVAC / DC IVAC / DC CIVAC