1. 课程导入

在 Linux 内核开发与高性能系统调优中，缓存一致性、DMA 传输与共享内存是三条彼此交织的主线。它们共同决定了数据在 CPU、内存与外设之间流动时的正确性与效率。本课程的目标，是帮助学习者建立从硬件机制到内核接口、从原理到调优的完整认知链条，并能在真实项目中定位性能瓶颈、规避数据一致性问题。

一、整体知识框架

本课程的知识结构可以概括为“一个核心、两条路径、三层视角”。一个核心是缓存一致性：CPU 缓存、设备写入与内存三者之间必须保持可观察的一致性。两条路径分别是 DMA 路径与共享内存路径：前者关注设备与内存之间的直接数据搬运，后者关注多核或多进程之间通过内存进行通信。三层视角则是硬件层、内核层与应用层，任何优化都必须同时考虑这三层的约束。

下面的 SVG 展示了本课程的整体知识框架与学习路径。它把缓存一致性作为中心，向两侧展开 DMA 与共享内存两条主线，并标注了各阶段需要掌握的关键概念与工具。

二、核心原理：缓存一致性为何是起点

现代 CPU 普遍采用多级缓存结构，L1、L2 通常为核私有，L3 为多核共享。当设备通过 DMA 直接写入内存时，CPU 缓存中可能仍保留着旧数据；当 CPU 修改了缓存中的数据而尚未回写时，设备读取到的可能是过期内容。这就是缓存一致性问题。硬件层面通过 MESI 等协议维护多核之间的缓存一致性，但设备 DMA 并不总是参与该协议，因此需要软件显式同步。

Linux 内核提供了两类 DMA 映射方式。一致性 DMA 通过 dma_alloc_coherent() 分配，保证 CPU 与设备看到一致的数据，适合长期存在、频繁访问的控制结构。流式 DMA 通过 dma_map_single() 或 scatter-gather 接口映射，适合一次性大数据传输，但必须在 CPU 与设备交替访问时调用同步 API。理解这两者的差异，是后续所有优化的基础。

/* 一致性 DMA 分配示例 */
void *buf = dma_alloc_coherent(dev, size, &dma_handle, GFP_KERNEL);
if (!buf)
    return -ENOMEM;

/* 流式 DMA 映射示例 */
dma_addr_t dma_addr = dma_map_single(dev, cpu_buf, len, DMA_TO_DEVICE);
if (dma_mapping_error(dev, dma_addr))
    return -EIO;
/* 设备传输完成后 */
dma_unmap_single(dev, dma_addr, len, DMA_TO_DEVICE);

三、方法流程：从问题到优化的闭环

面对一个 DMA 或共享内存性能问题，建议遵循以下流程：先确认数据流方向与访问模式，再判断是否存在缓存不一致或伪共享，然后选择映射方式与同步策略，最后用工具量化验证。这个闭环可以避免“凭感觉调参”的常见陷阱。

1. 明确数据路径：数据从哪来、到哪去、谁读谁写、频率如何。
2. 检查一致性：是否存在 CPU 与设备交替访问同一缓冲区。
3. 选择映射：长期控制结构用一致性 DMA，大数据用流式 DMA。
4. 处理共享：多核共享数据时考虑缓存行对齐与内存屏障。
5. 量化验证：用 perf、ftrace、dma-debug 观察实际行为。

四、典型场景与误区复盘

一个常见场景是网卡收包：驱动使用流式 DMA 将数据写入内核缓冲区，然后通过 dma_sync_single_for_cpu() 将所有权交还 CPU。如果遗漏同步，CPU 可能读到旧数据。另一个场景是多线程共享计数器：两个变量位于同一缓存行，不同核心频繁写入会导致缓存行在核心间反复弹跳，即伪共享，性能可能下降数倍。