3. I2C总线时序分析

I2C（Inter-Integrated Circuit）总线是一种同步、多主从、串行通信总线，其物理层仅由两条线构成：串行数据线（SDA）和串行时钟线（SCL）。I2C 总线定义了三种工作模式：标准模式（Standard-mode, Sm）、快速模式（Fast-mode, Fm） 和 高速模式（High-speed mode, Hs-mode）。不同模式下的时序参数差异显著，直接影响从设备选型、上拉电阻计算以及信号完整性设计。

3.1 I2C 总线基本时序单元

在分析具体模式之前，需要理解 I2C 通信的基本时序单元。一个完整的 I2C 传输由起始条件、数据字节传输、应答位和停止条件组成。下图展示了 I2C 总线的基本时序波形。

关键时序定义如下：

• 起始条件（S）：SCL 为高电平时，SDA 从高电平切换到低电平。
• 停止条件（P）：SCL 为高电平时，SDA 从低电平切换到高电平。
• 数据有效性：在 SCL 时钟高电平期间，SDA 上的数据必须保持稳定；数据变化只能在 SCL 低电平时进行。
• 应答位（ACK）：每传输 8 位数据后，接收方在第 9 个时钟周期将 SDA 拉低，表示应答。

3.2 标准模式（Sm）时序参数

标准模式是 I2C 总线最基本的操作模式，时钟频率为 100 kHz。该模式兼容性最广，几乎所有 I2C 设备都支持。下表列出了标准模式下的核心时序参数。

3.3 快速模式（Fm）时序参数

快速模式将时钟频率提升至 400 kHz，是嵌入式系统中应用最广泛的 I2C 模式。与标准模式相比，快速模式对时序裕量要求更严格，尤其是上升时间和建立时间。

3.4 高速模式（Hs-mode）时序参数

高速模式是 I2C 总线规范中定义的最高性能模式，时钟频率可达 3.4 MHz。高速模式引入了特殊的“主从握手”机制：在高速传输开始前，主设备会发送一个“主代码”（00001XXX）来唤醒支持高速模式的从设备，随后切换至高速模式下的开漏输出，并使用电流源上拉来加速信号边沿。

3.5 三种模式时序参数汇总对比

下表将标准模式、快速模式和高速模式的核心时序参数进行横向对比，便于开发者快速评估不同模式下的设计约束。

3.6 时序参数对驱动开发的影响

在嵌入式 Linux 的 I2C 驱动框架中，时序参数直接影响以下方面：

1. 时钟频率配置：I2C 控制器驱动通过 struct i2c_timings 结构体配置时钟频率。内核会根据设备树中的 clock-frequency 属性自动选择对应的时序参数。
2. 超时计算：I2C 传输超时时间通常基于 t_LOW 和 t_HIGH 计算。高速模式下，超时值需要相应缩小。
3. 信号完整性：上升时间 t_r 和下降时间 t_f 决定了总线是否需要添加串联电阻或使用施密特触发器输入。
4. 从设备兼容性：如果总线上混用不同模式的设备，主设备必须以最慢设备的时序参数进行通信。

3.7 实际波形测量与调试建议

在嵌入式开发中，使用示波器或逻辑分析仪测量 I2C 总线波形是调试驱动问题的关键手段。以下是基于实际经验的调试建议：

• 检查起始和停止条件：确保 SDA 在 SCL 高电平时发生跳变。如果起始条件不完整，从设备可能无法同步。
• 测量 SCL 频率：使用示波器的频率测量功能，确认实际 SCL 频率与配置值偏差在 ±10% 以内。
• 验证数据建立时间：在 SCL 上升沿之前，SDA 必须已经稳定。如果 t_SU;DAT 不足，从设备可能采样到错误数据。
• 检查应答位：第 9 个时钟周期后，SDA 应被从设备拉低。如果 SDA 保持高电平，表示 NACK（无应答），常见原因包括地址错误、从设备忙或总线冲突。
• 观察上升沿斜率：如果上升时间 t_r 过长，说明上拉电阻过大或总线电容过高。对于快速模式，建议使用 2.2 kΩ 上拉电阻并缩短走线。