4. 衰减器原理：衰减器类型（数字/模拟）、衰减原理、衰减精度与步进、常见衰减器拓扑（T型、π型、开关型等）

在T/R组件中，衰减器与移相器共同构成幅相控制核心。发射链路中，衰减器用于通道间功率均衡与温度补偿；接收链路中，它承担动态范围扩展、抗饱和保护及数字波束赋形的幅度加权。本章聚焦衰减器的物理本质、分类体系、关键指标与拓扑实现，为后续控制电路设计奠定基础。

4.1 衰减器的类型体系：数字与模拟的架构分野

4.1.1 核心原理

衰减器的本质是有耗二端口网络，通过将输入功率的一部分转化为热能来实现信号幅度控制。数字衰减器与模拟衰减器的根本区别在于控制方式：数字型通过二进制码控制开关切换固定衰减网络，输出衰减量为离散值；模拟型通过连续电压/电流控制可变电阻元件，输出衰减量为连续值。

4.1.2 判断方法

在T/R组件设计中，选择数字还是模拟衰减器需依据以下判据：

• 控制精度需求：若系统要求衰减误差≤±0.2dB且可重复，优先数字型；若仅需粗略增益调整，模拟型可降低成本。
• 控制接口资源：数字型需要占用FPGA/ASIC的GPIO或SPI接口；模拟型仅需DAC输出通道。
• 响应时间约束：相控阵波束切换通常要求<100ns，数字型占优；AGC环路带宽通常<1MHz，模拟型可胜任。

4.1.3 案例拆解：6bit数字衰减器选型

某X波段T/R组件要求衰减范围0~31.5dB，步进0.5dB，控制接口为SPI。设计人员对比两款芯片：

• 方案A：开关内嵌型6bit衰减器，插入损耗2.5dB，RMS误差0.3dB，封装4×4mm。
• 方案B：开关切换型6bit衰减器，插入损耗3.2dB，RMS误差0.5dB，封装3×3mm。

实测发现方案A在31.5dB状态下驻波比<1.3，而方案B在相同状态下驻波比达1.8。最终选择方案A，代价是PCB面积增加约2mm²，但换来了更优的阻抗匹配和更小的幅相耦合。

4.1.4 常见误区

4.2 衰减原理与关键指标

4.2.1 核心原理

衰减器的基本实现方式是将电阻网络接入信号通路，利用电阻的功率耗散特性降低信号幅度。对于匹配衰减器，其输入输出阻抗均等于系统特征阻抗Z₀（通常50Ω）。衰减量A（dB）与电压传输系数S₂₁的关系为：

A(dB) = -20·log₁₀|S₂₁|

理想衰减器应满足：输入输出完全匹配（S₁₁=S₂₂=0）、相位线性（不引入群延迟失真）、功率处理能力满足系统要求。

4.2.2 衰减精度与步进

衰减精度指实际衰减量与标称值的偏差，通常用RMS误差或最大误差表示。影响精度的因素包括：

• 电阻制造公差（薄膜电阻典型±1%~±5%）
• 开关导通电阻（GaAs FET约1~3Ω，CMOS约5~10Ω）
• 寄生电容/电感引起的频率响应偏差
• 温度系数（薄膜电阻TCR约±50~±100ppm/℃）

衰减步进指相邻两个衰减状态之间的最小差值。设计步进时需考虑：

1. 系统对幅度控制分辨率的要求（如波束赋形要求0.5dB）
2. 位数与范围的平衡（N位可提供2ᴺ个状态，最大衰减=(2ᴺ-1)×步进）
3. 误差累积效应（高位衰减单元误差会直接叠加到总衰减）

4.2.3 判断方法

评估衰减器精度时，建议采用以下流程：

1. 在中心频率、最低频、最高频三个频点测量全状态S₂₁
2. 计算每个状态的误差：误差 = 实测值 - 标称值
3. 统计RMS误差：RMS = √(Σ误差²/N)
4. 检查最差状态误差是否在系统容限内
5. 若超差，考虑增加校准LUT或选用更高精度器件

4.2.4 案例拆解：温度漂移补偿

某C波段T/R组件在-40℃~+85℃范围内，接收通道增益变化达±2.5dB。设计人员采用模拟衰减器（PIN二极管）作为温度补偿环节：

• 使用温度传感器（如AD590）采集环境温度
• 通过DAC输出控制电压，调整PIN管衰减量
• 建立温度-电压查找表，实现反向补偿

实测补偿后增益波动降至±0.3dB。但发现PIN管在低温时响应变慢（载流子寿命增加），补偿环路带宽需降至10kHz以下。最终通过优化DAC更新速率和环路滤波解决。

4.3 常见衰减器拓扑：T型、π型与开关型

4.3.1 核心原理

T型衰减器由两个串联电阻R₁和一个并联电阻R₂构成，形似字母“T”。其设计公式为：

R₁ = Z₀·(10^(A/20) - 1) / (10^(A/20) + 1)
R₂ = 2·Z₀·10^(A/20) / (10^(A/20) - 1)

π型衰减器由两个并联电阻R₁和一个串联电阻R₂构成，形似字母“π”。其设计公式为：

R₁ = Z₀·(10^(A/20) + 1) / (10^(A/20) - 1)
R₂ = Z₀·(10^(A/20) - 1) / 2

开关型衰减器则通过开关（PIN二极管、FET或MEMS）选择不同衰减网络接入信号路径。常见实现方式有两种：

• 开关切换型：多个独立衰减网络并联，通过开关选择一路导通
• 开关内嵌型：在T型或π型网络中，用开关短路或开路部分电阻

4.3.2 拓扑对比

4.3.3 判断方法

选择拓扑时，按以下步骤决策：

1. 确定衰减范围：若最大衰减≤10dB，优先T型；若≥20dB，优先π型或开关切换型
2. 评估功率需求：高功率场景（>1W）选择π型或开关切换型，避免T型中R₂过小导致局部过热
3. 考虑集成方式：MMIC内部常用开关内嵌型以节省面积；分立元件方案用开关切换型便于调试
4. 检查高频性能：频率>10GHz时，π型拓扑的并联电容效应更明显，需用电磁仿真验证

4.3.4 案例拆解：Ku波段5bit衰减器设计

设计目标：频率12~18GHz，衰减范围0~15.5dB，步进0.5dB，插入损耗≤4dB，输入输出驻波≤1.5。

方案设计：

• 16dB位：π型拓扑，R₁=71.5Ω，R₂=17.6Ω（50Ω系统）
• 8dB位：π型拓扑，R₁=92.3Ω，R₂=35.1Ω
• 4dB位：T型拓扑，R₁=11.6Ω，R₂=196.5Ω
• 2dB、1dB、0.5dB位：T型拓扑，逐步减小R₁、增大R₂

实测结果：

• 插入损耗：3.6~4.2dB（随频率升高略有增加）
• RMS误差：0.35dB（12GHz）、0.42dB（18GHz）
• 驻波比：全状态<1.4

问题与解决：18GHz时16dB位误差偏大（达0.8dB），分析发现是π型网络中R₂的寄生电感（约0.3nH）引起谐振。通过将R₂改为两个电阻并联以降低寄生电感，误差降至0.5dB以内。

4.3.5 常见误区

4.4 衰减器设计的工程实践要点

4.4.1 核心原理

衰减器设计不仅是电阻网络计算，还涉及版图布局、接地处理、屏蔽隔离等工程问题。在T/R组件中，衰减器通常与移相器、放大器级联，其阻抗失配会引发驻波恶化，进而影响系统幅相精度。

4.4.2 设计流程

1. 指标分解：明确衰减范围、步进、精度、频率范围、功率容量
2. 拓扑选型：按4.3.3节方法确定各级拓扑
3. 元件计算：用公式计算电阻值，考虑开关寄生参数修正
4. 仿真验证：使用ADS/HFSS进行原理图与电磁联合仿真
5. 版图设计：注意电阻散热、信号线屏蔽、开关控制线隔离
6. 实测校准：全状态测试，建立误差补偿表

4.4.3 案例拆解：多芯片模组中的衰减器布局

某相控阵T/R组件将6bit衰减器与6bit移相器集成在同一个MMIC中。初始版图中，衰减器控制线（数字信号）与射频输出线平行走线500μm，导致数字切换时射频信号出现约0.1dB的幅度扰动和2°的相位跳变。

分析过程：

• 通过时域仿真发现，数字信号上升沿（<1ns）通过寄生电容耦合到射频线
• 耦合量约-40dB，虽小但足以影响幅相精度

解决措施：

• 将控制线改为垂直穿越射频线，减小耦合面积
• 在控制线上增加RC滤波（R=1kΩ，C=10pF），减缓边沿速率
• 在射频线两侧增加接地屏蔽孔

结果：耦合降至-60dB以下，幅相扰动不可见。代价是控制信号切换时间从5ns增至20ns，但仍满足系统<100ns的波束切换要求。

4.4.4 常见误区与总结

• 误区1：认为衰减器只是简单电阻网络，忽略高频寄生效应。实际上，在>10GHz频段，电阻的寄生电感和电容会显著改变衰减特性。
• 误区2：忽视衰减器的功率处理能力。在发射链路中，衰减器需承受数瓦功率，电阻的额定功率和散热设计必须纳入考量。
• 误区3：将衰减器与移相器独立设计。两者级联时，输入输出驻波不匹配会导致幅相耦合，应联合仿真优化。