3、相控阵馈电网络概述:功分器、移相器、T/R组件、馈电网络拓扑与典型架构

相控阵天线的核心优势在于通过电控波束扫描替代机械转动,而这一能力的物理基础正是馈电网络。馈电网络承担着将射频能量按特定幅度与相位分配至每个辐射单元的任务,其设计质量直接决定阵列的增益、副瓣电平、波束指向精度与带宽特性。本章从馈电网络的基本组成单元出发,系统梳理功分器、移相器、T/R组件的功能定位,进而分析不同馈电拓扑的适用场景与去嵌入测试的切入点。

相控阵馈电网络功能分层与信号流 馈电网络输入(射频源) 功率分配网络(功分器/耦合器) 等幅/不等幅 · 威尔金森 · 波导E-T 移相器(模拟/数字) 相位量化 · 时延补偿 幅度控制(衰减器) 泰勒/切比雪夫加权 T/R组件(收发切换) LNA · PA · 环形器 辐射单元 #1 贴片/偶极子/波导 辐射单元 #2 贴片/偶极子/波导 辐射单元 #N 贴片/偶极子/波导 去嵌入测试参考面:T/R组件输出 → 天线端口 TRL校准用于消除夹具/线缆/过渡结构寄生效应

3.1 功分器:馈电网络的幅度分配基础

功分器(Power Divider)是馈电网络中最基础的幅度分配器件,其功能是将一路输入射频信号按特定比例分配为多路输出。在相控阵系统中,功分器不仅决定各通道的激励幅度,还影响通道间的隔离度与端口匹配特性。常见的功分器类型包括威尔金森功分器、电阻功分器、波导E-T/T型结以及基于耦合线的定向耦合器。

威尔金森功分器因其等幅同相输出、输出端口间高隔离度以及全端口匹配的特性,成为微带相控阵中最常用的功分形式。其设计核心在于四分之一波长阻抗变换段与隔离电阻的协同工作:阻抗变换段完成从输入到输出的阻抗匹配,隔离电阻则吸收端口间反射功率,保证各输出端口互不影响。对于不等分比场景,可通过调整变换段阻抗比实现,但需注意带宽与隔离度的折衷。

功分器类型 隔离度 插入损耗 带宽特性 相控阵适用场景
威尔金森功分器 高(>20dB) 低(0.1-0.3dB) 约10%-20% 子阵级馈电、等幅/加权分配
电阻功分器 高(>25dB) 高(≥6dB固有损耗) 超宽带(多倍频程) 宽带测试夹具、实验室参考
波导E-T结 低(无隔离) 极低(<0.05dB) 窄带(5%-10%) 高功率发射阵列、毫米波馈电
定向耦合器 中(15-20dB) 低(0.2-0.5dB) 10%-30% 幅度监测、反射功率采样

在去嵌入测试中,功分器自身的S参数(特别是输出端口间的隔离度S23)会直接影响多通道校准的准确性。当使用TRL校准方法时,功分器通常被视为被测网络的一部分,其端口间的耦合效应需要通过多端口校准或串行去嵌入方式处理。

3.2 移相器:波束扫描的相位控制核心

移相器是相控阵实现波束电控扫描的关键器件,其作用是为每个辐射通道提供精确的相位延迟,使各单元辐射场在期望方向同相叠加。移相器主要分为模拟移相器与数字移相器两大类。模拟移相器(如变容管加载线型、铁氧体移相器)提供连续可调的相位变化,控制精度高但线性度与温度稳定性较难保证;数字移相器则通过开关切换不同长度的传输线或高低通滤波器网络,实现离散的相位步进(如5.625°、11.25°、22.5°等),具有控制简单、重复性好、与数字波控系统天然兼容的优势。

数字移相器的相位量化误差是相控阵设计中的重要考量。以6位移相器为例,其最小相位步进为360°/64=5.625°,最大量化误差为±2.8125°。这一误差会引入波束指向偏差与副瓣电平抬升。对于要求副瓣低于-30dB的阵列,通常需要至少5-6位的移相精度。此外,移相器的插入损耗随相位状态变化会产生幅度误差,这同样需要在馈电网络设计中通过衰减器或增益补偿电路进行校正。

去嵌入视角:移相器在不同相位状态下的S参数差异显著,其输入/输出回波损耗与插入损耗均随相位码变化。在进行TRL校准时,若将移相器包含在校准路径内,则校准结果反映的是某一特定相位状态下的系统响应;若需评估所有状态,则需对每个相位码分别建立误差模型,或采用“先校准、后去嵌入”的两步策略。

3.3 T/R组件:收发通道的集成化前端

T/R组件(Transmit/Receive Module)是相控阵中连接馈电网络与辐射单元的有源前端,集成了功率放大器(PA,发射通道)、低噪声放大器(LNA,接收通道)、环形器/开关(收发切换)、限幅器(保护LNA)以及幅相控制电路。T/R组件的性能直接决定阵列的等效全向辐射功率(EIRP)、接收灵敏度与动态范围。

在发射模式下,馈电网络输出的低功率射频信号经移相器调整相位后,由PA放大至所需功率电平,再经环形器馈送至天线单元。在接收模式下,天线接收的信号经环形器进入LNA进行低噪声放大,再经移相器补偿相位后送回馈电网络合成。T/R组件的关键指标包括:发射增益与饱和输出功率、接收噪声系数、收发隔离度、幅相一致性以及热稳定性。

从测试与校准角度看,T/R组件是馈电网络去嵌入的“终点”与天线测量的“起点”。由于T/R组件内部包含有源器件,其S参数为小信号线性参数,无法完全描述大信号工作状态。因此,在实际测试中,通常将T/R组件视为一个“黑盒”,通过外部的幅相监测耦合器获取其工作状态,再结合馈电网络的去嵌入结果,反推天线端口的实际激励分布。

3.4 馈电网络拓扑:从集中式到分布式

相控阵馈电网络的拓扑结构决定了功率分配方式、移相器布局以及系统复杂度。根据移相器与功分器的相对位置,馈电拓扑可分为三大类:

  1. 集中式馈电(约束馈电):所有移相器集中在阵列中心,通过等长或不等长传输线将信号分配至各辐射单元。该拓扑结构简单、移相器数量少(仅需N个,N为单元数),但传输线损耗大、布线复杂,适用于低频段、小口径阵列。
  2. 子阵式馈电:将阵列划分为若干子阵,每个子阵内部采用集中式馈电,子阵之间通过移相器进行相位控制。该方案在扫描角度与系统复杂度之间取得平衡,是大型相控阵的常见选择。
  3. 分布式馈电(瓦片式):每个辐射单元配备独立的T/R组件与移相器,馈电网络仅负责等幅同相分配或幅度加权。该拓扑灵活性最高,支持宽角扫描与多波束形成,但器件数量多、成本高、散热压力大。
拓扑类型 移相器数量 馈线损耗 扫描范围 典型应用
集中式 N(单元数) 高(长线馈电) ±30°~±45° 早期相控阵、低成本系统
子阵式 M(子阵数) 中 ±45°~±60° 舰载雷达、机载火控雷达
分布式 N(每单元独立) 低(短馈线) ±60°~±70° 有源电扫阵列(AESA)

3.5 典型架构案例:8×8 Ka波段子阵馈电网络

为具体说明馈电网络的工程实现,以下以一个8×8(64单元)Ka波段(35GHz)子阵为例,展示其馈电网络的分层设计与去嵌入测试要点。

背景与约束:该子阵用于卫星通信地面终端,要求扫描范围±60°,副瓣电平≤-25dB,工作带宽2GHz(相对带宽约5.7%)。由于空间限制,采用子阵式馈电拓扑:每4×4单元构成一个微子阵,微子阵内部使用威尔金森功分器树形分配,微子阵之间通过数字移相器(6位)进行相位控制。

馈电网络分层:

  • 第一级:1分4威尔金森功分器(输入至4个微子阵)
  • 第二级:每个微子阵内1分4威尔金森功分器(4×4=16路)
  • 第三级:每路经6位数字移相器(步进5.625°)
  • 第四级:T/R组件(发射PA增益20dB,接收LNA噪声系数2.5dB)
  • 第五级:辐射单元(微带贴片天线)

去嵌入测试实施:

测试目标:获取T/R组件输出端口(即天线馈电点)的等效源功率与相位
测试步骤:
1. 在T/R组件输出端接入TRL校准件(Through/Reflect/Line)
2. 使用矢量网络分析仪(VNA)进行TRL校准,建立参考面至T/R输出端
3. 拆除校准件,连接实际天线单元
4. 测量馈电网络+移相器+T/R组件的级联S参数(S21)
5. 利用校准数据去嵌入,得到天线端口的实际激励幅度/相位
6. 对比理论加权值,计算幅相误差并修正

结果与复盘:实测发现,在扫描角接近±60°时,边缘单元的激励幅度比中心单元低约1.8dB,相位误差最大达9°。分析原因为:功分器输出端口间隔离度有限(约18dB),导致边缘单元受到相邻通道耦合影响;同时,移相器在极端相位状态(接近0°或360°)时插入损耗增加约0.5dB。通过调整衰减器设置(增加边缘单元增益补偿)并优化移相器码序(避免使用损耗峰值状态),最终将幅相误差控制在±0.5dB/±3°以内,副瓣电平实测为-27.3dB,满足指标要求。

常见误区提醒:许多工程师在去嵌入测试时,仅对馈电网络进行单次校准,忽略了移相器不同状态下的S参数变化。实际上,移相器在相位切换时,其输入阻抗会发生变化,导致馈电网络的匹配状态改变。建议在TRL校准后,对每个移相器状态进行二次误差修正,或采用“全状态校准”方法,将移相器状态作为校准矩阵的额外维度。

3.6 馈电网络设计中的去嵌入考量总结

馈电网络的设计与去嵌入测试密不可分。从功分器的端口隔离、移相器的相位量化误差,到T/R组件的有源特性,每个环节都会影响最终的天线口径场分布。在进行TRL校准时,需明确参考面的位置:是选择在功分器输入端(评估无源馈电网络)、移相器输出端(评估幅相控制精度),还是T/R组件输出端(评估完整发射/接收链路)。参考面选择不同,校准方法与误差模型也截然不同。

对于多通道系统,建议采用“两步校准法”:第一步,利用TRL校准消除测试夹具与线缆的系统误差;第二步,通过已知直通标准(如精密空气线)建立通道间的相对校准。该方法可有效降低通道间幅相不一致性,提高波束指向精度。

工程经验:在相控阵馈电网络设计中,建议预留至少10%的幅度调节余量与15°的相位调节余量,以补偿温度漂移、器件批次差异以及去嵌入后的残余误差。同时,在PCB布局中,功分器与移相器之间应保持足够的间距,避免耦合对相位一致性造成影响。