3. LNA版图布局规划：核心器件布局、电源与地线规划、信号流向规划、ESD器件布局

版图布局，说白了就是给电路找个好“住处”。我见过不少设计，原理图仿真指标漂亮得很，结果版图一画，性能直接跳水。为什么？布局乱了。LNA是射频前端的第一级，对寄生、耦合、噪声极其敏感。这一章，咱们就聊聊怎么把LNA的版图“安顿”好。

3.1 核心器件布局：先把“大块头”放稳

LNA的核心器件通常包括：输入匹配电感、共源/共栅管、 cascode管、负载电感、输出匹配电容。我的习惯是，先把这些“大块头”的位置定下来，再填充小器件。

布局顺序建议：

1. 输入匹配电感（Lg）：放在离输入PAD最近的位置，走线越短越好。我在项目中遇到过，Lg放远了，引入的寄生电感直接改变了输入匹配点，S11从-20dB漂到了-10dB。
2. 核心晶体管（M1, M2）：紧挨着Lg放置。注意晶体管的源端要能直接连到地，不要绕路。
3. 负载电感（Ld）：放在输出PAD附近，与晶体管漏端距离控制在10μm以内。
4. 偏置电阻/电容：放在晶体管栅极附近，远离大信号路径。

器件类型	布局优先级	关键约束	常见踩坑点
输入匹配电感	最高	距输入PAD < 50μm	寄生电感改变匹配
核心晶体管	高	源端直接接地	源极寄生电阻恶化NF
负载电感	高	距输出PAD近	自谐振频率下降
偏置网络	中	远离RF主路径	耦合噪声进入偏置

3.2 电源与地线规划：别让地变成“天线”

电源和地线，是版图里最容易出问题的地方。你想想看，LNA的增益有20dB，电源上哪怕耦合进来1mV的噪声，输出端就是10mV。地线更关键——它是所有信号的参考点。

地线规划要点：

• 使用完整地平面：顶层金属铺地，不要有大的缝隙。我在一个项目中，地平面被一条信号线切断，结果后仿真发现隔离度差了5dB。
• 源极单独接地：核心晶体管的源极，要用最短的路径接到地平面，不要和别的电路共享地线。
• 电源走线加宽：电源线宽度至少20μm，电流密度控制在1mA/μm以下。

电源去耦策略：

• 在每个电源PAD附近放置两级去耦电容：一个10pF的大电容（滤低频），一个1pF的小电容（滤高频）。
• 去耦电容的地端，直接打孔到地平面，不要绕路。

3.3 信号流向规划：让信号“直来直去”

LNA的信号流向很清晰：输入PAD → 输入匹配 → 晶体管栅极 → 晶体管漏极 → 输出匹配 → 输出PAD。布局时，这个路径应该是一条直线，或者接近直线。

信号流向设计原则：

1. 输入输出远离：输入PAD和输出PAD放在芯片的两侧，避免信号耦合。
2. 关键信号走高层金属：RF信号走顶层金属（如M6或M7），减少衬底损耗。
3. 避免直角走线：RF信号线拐角处用45度斜角，减少反射。
4. 信号线两侧加地线：在RF信号线两侧各加一条地线，形成共面波导结构，控制阻抗。

下面这张图展示了LNA版图的信号流向和关键布局位置：

3.4 ESD器件布局：保护电路，但别拖累性能

ESD器件是LNA的“保镖”，但保镖站的位置不对，反而会碍事。ESD器件有寄生电容，如果放在信号路径上，会降低LNA的带宽和增益。

ESD布局策略：

• 输入ESD：放在输入PAD和输入匹配电感之间。注意ESD器件的寄生电容要尽量小，通常选择diode-based ESD，而不是GGNMOS。
• 输出ESD：放在输出PAD和负载电感之间。输出端的ESD对性能影响相对小一些，但也不能忽视。
• 电源ESD：放在电源PAD旁边，直接接到电源线和地线之间。

ESD器件与核心电路的间距要求：

ESD类型	放置位置	与核心电路最小间距	注意事项
输入ESD	PAD与Lg之间	≥ 10μm	寄生电容 < 50fF
输出ESD	Ld与PAD之间	≥ 10μm	可容忍稍大电容
电源ESD	电源PAD旁	≥ 5μm	直接接电源/地

3.5 布局后的快速检查清单

布局完成后，别急着画连线。先对照下面这个清单过一遍，能省掉很多后仿真的麻烦：

• 信号路径：输入到输出是不是直线？有没有不必要的绕路？
• 地回路：核心晶体管的源极是不是直接接地？地平面有没有被切断？
• 电源去耦：每个电源PAD旁边有没有放去耦电容？电容的地端是不是直接打孔？
• ESD位置：ESD器件是不是在PAD侧？有没有挡住信号路径？
• 器件间距：电感之间有没有保持足够间距（至少30μm）？有没有形成互感？