3. 直流偏置电路设计：给晶体管找个安稳的“家”

偏置电路，说白了就是给晶体管提供合适的直流工作环境。你想想看，一个放大器连静态工作点都不稳，谈何低噪声？我刚开始做LNA时，就吃过这个亏——偏置没设计好，仿真时NF漂亮得很，一上板子全乱套。

这一章，咱们就一步步把直流偏置搞定。核心就三件事：选静态点、搭自偏压网络、配扼流和旁路。

3.1 静态工作点选择：Vds=3V, Ids=60mA

为什么选这个点？不是拍脑袋定的。我一般会先看晶体管的I-V曲线和噪声圆。

• Vds=3V：对大多数GaAs pHEMT来说，这个电压处于线性区和饱和区交界偏饱和侧，增益够高，噪声系数也低。
• Ids=60mA：这个电流下，晶体管的跨导gm比较高，同时闪烁噪声拐点频率还没上来。我做过对比，40mA时NFmin能低0.1dB，但增益掉2dB，不划算。

嗯，这里要注意：不同批次、不同温度的晶体管，Vgs会有±0.1V的漂移。所以偏置网络必须留调节余量。

3.2 自偏压网络设计：用源极电阻搞定栅压

自偏压，就是利用源极电阻上的压降，自动给栅极提供一个负偏压。好处是简单、元件少，坏处是会引入负反馈，稍微降点增益。

计算公式很简单：

Vgs = -Ids × Rs
已知 Ids = 60mA，目标 Vgs ≈ -0.6V
则 Rs = Vgs / Ids = 0.6 / 0.06 = 10 Ω

所以我选 Rs = 10 Ω，功率用 0805 封装就够了，实际功耗才 36mW。

自偏压网络还有个好处——自带直流负反馈。如果Ids因为温度升高而变大，Rs上的压降也变大，Vgs负得更多，又把Ids拉回来。这叫“自稳定”。

3.3 扼流电感与旁路电容选值

这两个元件的作用，一句话概括：扼流电感通直流、阻交流；旁路电容通交流、阻直流。它们配合起来，把直流供电和交流信号路径隔离开。

3.3.1 扼流电感（RFC）选值

扼流电感要保证在工作频段内阻抗足够大，一般要求感抗 ≥ 10倍系统阻抗（50Ω）。

XL = 2πfL ≥ 500 Ω
取 f = 2.4 GHz（ISM频段）
则 L ≥ 500 / (2π × 2.4e9) ≈ 33 nH

我实际选 47 nH，留点余量。封装用 0603 或 0402，自谐振频率要高于工作频段。

3.3.2 旁路电容选值

旁路电容要保证在工作频段内阻抗足够小，一般要求容抗 ≤ 1/10 系统阻抗（5Ω）。

XC = 1/(2πfC) ≤ 5 Ω
取 f = 2.4 GHz
则 C ≥ 1/(2π × 2.4e9 × 5) ≈ 13 pF

我实际选 100 pF，再加一个 10 nF 做低频去耦。两个电容并联，覆盖更宽的频率范围。

3.4 完整偏置电路结构

把上面这些串起来，就得到完整的直流偏置网络。我画了个结构图，方便你理解信号和直流的路径。

3.5 元件布局与PCB注意事项

元件选好了，怎么摆也有讲究。我踩过的坑，都列在下面：

• 扼流电感要靠近漏极：走线越短，寄生电感越小。我一般控制在2mm以内。
• 旁路电容要就近接地：C1的地过孔要打在焊盘旁边，别绕远路。高频电流走最小回路，地回路长了就是天线。
• Rs的焊盘不要太大：源极对地寄生电容会吃掉高频增益。我习惯用0402封装，焊盘按厂家推荐尺寸。
• 栅极偏置走线要细：避免形成微带辐射。我一般用0.3mm线宽，走背面或内层。

3.6 仿真验证偏置点

元件都选好了，别急着画板。先在仿真软件里跑一遍DC仿真，确认静态工作点对不对。

我一般用ADS的DC仿真模板，设置好Vdd=5V，跑完看Ids和Vds：

仿真结果示例：
Vds = 3.02 V  （目标3.0V，偏差0.7%）
Ids = 59.8 mA （目标60mA，偏差0.3%）
Vgs = -0.58 V （理论-0.6V，偏差3.3%）

这个偏差完全在可接受范围内。如果偏差超过10%，就要检查Rs是否算错，或者晶体管模型是否准确。