寄生参数提取(PEX)基础:RC提取原理与文件准备

各位同学,咱们今天聊聊寄生参数提取,也就是 PEX。说实话,这步是版图后仿真里最容易出幺蛾子的环节。我见过太多人,前仿指标漂亮得不行,一到后仿就崩盘,十有八九是 PEX 没搞对。

你想想看,版图画完了,你以为它就是个理想器件?错了。每根走线都有电阻,每两条挨着的金属之间都有电容。这些寄生效应在高频下会被放大,尤其是咱们做宽带 LNA 的,工作频率动不动上 GHz,寄生参数直接决定增益、噪声系数和带宽。

RC 提取到底在提什么?

说白了,PEX 就是把版图里的物理几何信息,转换成电路网表里的寄生 R 和寄生 C。我习惯把它拆成两个部分来看:

  • 寄生电阻(R):来自金属走线的有限电导率。线越长、越窄,电阻越大。我在一个 28nm 项目里吃过亏,一条电源线我画得太细,结果 IR drop 直接把 LNA 的增益压掉了 3dB。
  • 寄生电容(C):主要分两种——对地电容(走线和衬底之间)和耦合电容(两条走线之间)。耦合电容在高频下会形成信号串扰,你想想看,输入和输出之间如果寄生电容太大,自激振荡就来了。

核心公式(记住这个):

寄生电阻 R = ρ × L / (W × T),其中 ρ 是金属电阻率,L/W/T 分别是长度、宽度、厚度。

寄生电容 C ≈ ε × A / d,其中 A 是交叠面积,d 是间距。

高频下,寄生效应会引入额外的相位偏移和增益衰减。宽带 LNA 尤其敏感。

PEX 的两种提取模式

做 PEX 时,工具一般提供两种模式。我刚开始用的时候也搞混过,这里给你讲清楚:

模式 提取内容 适用场景 我的建议
R+C 模式 寄生电阻 + 寄生电容(耦合电容合并到对地电容) 前仿验证、低频电路、初步后仿 速度快,但精度一般。我一般只在版图刚画完时跑一轮快速检查。
R+C+CC 模式 寄生电阻 + 对地电容 + 耦合电容(独立提取) 高频电路、宽带 LNA、关键路径 精度高,但网表大、仿真慢。宽带 LNA 必须用这个模式,别偷懒。

嗯,这里要注意:R+C+CC 模式生成的网表里,耦合电容是用独立电容元件表示的。后仿时,这些耦合电容会在相邻节点之间形成反馈路径,直接影响电路的稳定性。

文件准备:PEX 需要哪些东西?

做 PEX 之前,你得把文件备齐。我曾经有一次,流片前夜发现 PEX 跑不出来,原因是工艺文件路径写错了……那种感觉,你懂的。所以,养成好习惯,提前检查下面这几样:

  1. 版图文件(GDSII/OASIS):最终版图,确保 DRC/LVS 已经 clean。我习惯在 GDS 文件名里加版本号和日期,比如 LNA_v2_20250315.gds,方便追溯。
  2. 工艺文件(PDK 提供的 PEX 规则文件):一般叫 .rcx 或 .lvs 后缀。这个文件告诉工具每层金属的厚度、电阻率、介电常数等参数。不同工艺节点差别很大,别混用。
  3. LVS 网表(通常是 CDL 或 SPICE 格式):PEX 工具需要基于 LVS 结果来识别器件和节点。LVS 没过的话,PEX 跑出来也是废的。
  4. 提取控制文件(可选,但强烈建议):用来指定提取范围、精度、是否忽略某些层。我一般会写一个简单的 pex_control.tcl,把不需要提取的 dummy 层排除掉,能省不少时间。

我的小习惯:每次新建项目,我都会建一个 pex/ 目录,把上面这些文件统一放进去。然后在目录里放一个 README.md,记录每次 PEX 用的工艺版本和提取选项。别嫌麻烦,三个月后你回头看,会感谢自己的。

PEX 流程的完整链路

为了让你对整个流程有个直观认识,我画了一张图。这张图我每次带新人时都会拿出来讲一遍:

寄生参数提取(PEX)完整流程 寄生参数提取(PEX)完整流程 版图文件 GDSII / OASIS 工艺文件 PDK .rcx / .lvs LVS 网表 CDL / SPICE PEX 工具(Calibre / Assura / StarRC) 提取模式:R+C 或 R+C+CC 寄生网表 带 R、C、CC 的 SPICE 网表 后仿真(Post-Layout Simulation) ⚠️ 关键检查点 DRC/LVS 必须 clean 提取模式选对 工艺文件版本匹配

从图上你能看到,PEX 工具把版图、工艺、LVS 网表三者融合,最终吐出一个带寄生参数的网表。这个网表就是后仿真的输入。我习惯在跑 PEX 之前,先确认 LVS 是 100% clean 的——哪怕有一个 warning,我都不会往下走。

提取精度与速度的权衡

做 PEX 时,你经常会面临一个选择:要精度还是要速度?

我个人的经验是,分阶段处理:

  • 版图刚画完,快速验证阶段:用 R+C 模式,耦合电容忽略。这时候主要看趋势,比如增益有没有掉太多、带宽有没有缩。跑一轮大概几分钟到十几分钟。
  • 版图优化接近尾声,最终验证阶段:用 R+C+CC 模式,耦合电容全部提取。这时候仿真时间会长很多,可能几小时甚至过夜。但宽带 LNA 必须走这一步,否则流片风险极高。

避坑指南:我曾经在一个 5G 宽带 LNA 项目里,为了赶时间,全程只用 R+C 模式做后仿。结果流片回来,实测增益比后仿低了 2dB,噪声系数高了 0.5dB。后来一查,是两条关键信号线之间的耦合电容没提取,导致高频增益滚降。从那以后,我再也不敢在最终验证阶段省这一步了。

文件准备清单(自检用)

每次跑 PEX 前,我建议你对照这个清单打勾:

文件/项目 状态 备注
版图 GDS 文件 ✅ 已确认 版本号与 LVS 一致
工艺 PEX 规则文件 ✅ 已确认 与 PDK 版本匹配
LVS 网表 ✅ 已确认 LVS 结果 clean
提取控制文件 ✅ 已确认 排除 dummy 层,指定提取范围
仿真器设置 ✅ 已确认 选择 R+C 或 R+C+CC 模式