第4章 DC工作点仿真与调试:晶体管偏置设置、静态工作点扫描、电流与电压关系、功耗估算

DC工作点,说白了就是晶体管在静态下的“身体状况”。你给它喂多少电压,它吃多少电流,决定了它能不能好好干活。LNA的线性度、噪声系数、增益,全跟这个工作点绑在一起。我见过不少新手,一上来就急着跑S参数,结果工作点偏到姥姥家去了,仿真出来数据再漂亮也是白搭。

这一章,咱们就踏踏实实把DC工作点搞定。我会带你走一遍晶体管偏置设置、静态工作点扫描、电流电压关系分析,还有功耗估算。这些都是后续仿真的地基,地基不稳,楼盖得再高也得塌。

核心观点:DC工作点决定了LNA的小信号性能和大信号行为。1dB压缩点仿真之前,必须先确认晶体管工作在饱和区,且偏置点落在电流密度最优的区间。

4.1 晶体管偏置设置——给管子“喂饭”

偏置电路的任务很简单:给晶体管的栅极(或基极)提供一个稳定的直流电压,同时让漏极(或集电极)有合适的供电。但简单的事往往最容易出幺蛾子。

我个人习惯用电流镜结构来做偏置,而不是直接用一个电阻分压。为什么?因为工艺角变化时,电阻分压的电压会飘,电流也跟着飘。电流镜至少能保证电流相对稳定。

下面是一个典型的共源LNA偏置电路结构:

VDD (1.8V)
  │
  Rload (电感或电阻)
  │
  ┌─┴─┐
  │ M1 │  (放大管)
  └─┬─┘
    │
    ┌─┴─┐
    │ Rb │  (偏置电阻,或电流镜)
    └─┬─┘
      │
     GND

偏置设置的关键参数:

  • VGS:栅源电压,决定了过驱动电压 Vov = VGS - Vth
  • VDS:漏源电压,必须大于 VGS - Vth 才能保证饱和区
  • ID:漏极电流,直接关联功耗和跨导 gm
小技巧:在Cadence中,我习惯用 dcOpInfo 查看每个管子的工作区域。如果显示 "triode" 或 "cutoff",赶紧回去调偏置。饱和区才是LNA的“舒适区”。

4.2 静态工作点扫描——找到那个“甜点”

静态工作点不是拍脑袋定的。你需要扫描 VGS 或 Vbias,观察 ID、gm、VDS 的变化曲线。我管这个叫“找甜点”——电流密度既不能太小(噪声大),也不能太大(线性度差)。

扫描步骤很简单:

  1. 在原理图中把偏置电压设为一个变量(比如 vbias)
  2. 跑一个 DC 扫描,范围从 0.3V 到 0.8V,步长 0.01V
  3. 在结果中画出 ID vs VGS、gm vs VGS

下面是我在项目中常用的一组扫描结果示例:

VGS (V) ID (mA) gm (mS) VDS (V) 工作区
0.35 0.02 0.3 1.78 弱反型
0.45 0.5 4.2 1.75 中等反型
0.55 2.1 12.5 1.70 强反型(饱和)
0.65 5.8 18.0 1.60 强反型(接近线性区)
0.75 10.2 20.5 1.40 线性区边缘

你看,VGS = 0.55V 时,管子工作在强反型饱和区,gm 已经不小,电流也适中。这就是我常说的“甜点”。

注意:千万不要把 VDS 扫到接近 VGS - Vth 以下。一旦进入线性区,gm 急剧下降,LNA的增益和线性度都会崩。我曾经有一次没注意,把偏置点设在了线性区边缘,结果1dB压缩点仿真出来只有 -15dBm,后来调了半个月才发现是工作点的问题。

4.3 电流与电压关系——看懂管子的“脾气”

晶体管不是线性器件。ID 和 VGS 的关系,在饱和区近似是平方律:

ID = (1/2) μn Cox (W/L) (VGS - Vth)²

但实际工艺中,短沟道效应会让这个关系偏离不少。你想想看,沟道长度调制效应、速度饱和、DIBL……这些都会让 ID 比理论值大或者小。

我建议你跑一个 ID vs VDS 的族曲线扫描。固定几个 VGS 值,扫 VDS 从 0 到 VDD。这样你能直观看到:

  • 饱和区的“平台”有多平
  • 线性区的拐点在哪里
  • 沟道长度调制效应有多严重(曲线斜率)

下面这张 SVG 图展示了典型的 ID-VDS 族曲线,以及工作点选择的原则:

NMOS ID-VDS 族曲线与工作点选择 NMOS ID-VDS 族曲线与工作点选择 VDS (V) ID (mA) VGS=0.45V VGS=0.55V ★ VGS=0.65V VGS=0.75V VDS = VGS - Vth 工作点 饱和区:VDS > VGS - Vth 线性区:VDS < VGS - Vth 截止区:VGS < Vth

从这张图里你能清楚看到:VGS = 0.55V 的绿色曲线,在 VDS 超过 0.4V 后就进入平坦的饱和区。这就是我们想要的工作区域。而 VGS = 0.75V 的紫色曲线,虽然电流大,但饱和区的“平台”很短,稍微有点电压波动就可能掉进线性区。

4.4 功耗估算——别让芯片“发烧”

功耗是LNA设计里绕不开的坎。你想想看,一个5G手机里的LNA,功耗要是超过10mW,整机散热就扛不住了。功耗估算其实很简单:

PDC = VDD × ID

但这里有个坑:静态功耗和动态功耗不一样。LNA工作在A类放大时,即使没有输入信号,管子也一直在耗电。我见过有人用平均电流算功耗,结果芯片实测温度比仿真高了20度——因为LNA大部分时间都在接收小信号,静态功耗才是大头。

功耗估算的步骤:

  1. 从DC仿真结果中读出 ID(漏极电流)
  2. 乘以 VDD(电源电压)
  3. 如果有多个级联级,把每级的功耗加起来

举个例子:

级联级 VDD (V) ID (mA) PDC (mW)
第一级(共源) 1.8 2.1 3.78
第二级(共栅) 1.8 1.5 2.70
偏置电路 1.8 0.3 0.54
总计 3.9 7.02

7.02mW,对于LNA来说还算合理。如果超过15mW,你就得考虑是不是偏置点设得太高了。

省电小技巧:在满足噪声和线性度要求的前提下,尽量把电流往低了调。我一般会先定一个目标功耗(比如5mW),然后反推需要的 ID,再通过调整 W/L 和 VGS 来匹配这个电流。这样设计出来的LNA,性能和功耗都比较均衡。

4.5 避坑指南——我踩过的那些雷

做DC工作点调试这么多年,我踩过的坑能写一本书。这里挑几个最常见的:

  • 偏置电压没考虑温度漂移:-40°C 到 85°C 范围内,Vth 能漂几十毫伏。我建议你跑一下 DC 温度扫描,看看 ID 的变化。如果变化超过 20%,就得加温度补偿电路。
  • 忽略了偏置电路的功耗:偏置电路本身也在耗电。有些电流镜的参考臂电流设得很大,结果偏置电路功耗占了总功耗的 30%。
  • VDS 留的余量不够:LNA 在大信号输入时,VDS 会摆动。如果静态工作点离线性区太近,大信号一来管子就“压扁”了,1dB 压缩点直接崩掉。
曾经有一次:我在一个 28nm 的项目里,把偏置点设在了 VGS = 0.6V,仿真结果漂亮得很。结果流片回来,芯片在高温下直接不工作了。后来一查,高温时 Vth 下降了 50mV,管子从饱和区滑到了线性区。从那以后,我每次都会跑 -40°C、27°C、85°C 三个温度点的 DC 扫描,确保工作点稳如泰山。

4.6 本章小结

DC工作点仿真与调试,说白了就是三件事:设对偏置、扫出曲线、算准功耗。别觉得它简单就跳过,我见过太多“仿真跑不通”的问题,最后追根溯源都是DC工作点没设对。

记住几个关键数字:

  • VDS 至少比 VGS - Vth 大 0.2V,保证饱和区
  • 电流密度在 0.1~0.3 mA/μm 之间(具体看工艺)
  • 功耗控制在 5~10mW 以内(针对接收链路LNA)