4、接地不良的物理本质：接地阻抗、寄生电感、接地路径断裂、接触电阻、焊接缺陷
在RF PCB设计中，屏蔽罩（Shield Can）的接地质量直接决定了电磁屏蔽效能与杂散辐射水平。工程实践中，许多工程师将“接地不良”视为一个笼统的概念，但真正定位杂散问题时，必须将其拆解为五个可量化、可检测的物理维度：接地阻抗、寄生电感、接地路径断裂、接触电阻与焊接缺陷。这五个维度并非孤立存在，它们往往相互耦合、互为因果。例如，焊接缺陷会增大接触电阻，接触电阻抬升接地阻抗，而接地阻抗在高频下又因寄生电感而进一步恶化。本章将从物理本质出发，建立一套从理论到实测的完整分析框架，帮助工程师在排障时不再“凭感觉”，而是依据可测量的电参数逐项排查。
4.1 接地阻抗：从直流电阻到高频阻抗的跃迁
核心原理：接地阻抗（Ground Impedance, Zg）是屏蔽罩接地路径上所有阻抗分量的总和，其表达式为 Zg = R_dc + jωL_parasitic。在直流或低频下，接地阻抗主要由导体体电阻和接触电阻决定，数值通常在毫欧级，对屏蔽效能影响甚微。然而，当频率上升到RF频段（数百MHz至GHz），寄生电感分量 jωL 迅速占据主导地位。以典型的0.5mm宽、0.035mm厚的铜走线为例，其单位长度电感约为0.8~1.2nH/mm。在2.4GHz频段，1mm长的接地走线就呈现约15~18Ω的感抗，这已经足以显著削弱屏蔽罩的接地效果。
判断方法：工程中不应仅用万用表测量接地电阻（直流值），而应使用矢量网络分析仪（VNA）或阻抗分析仪测量S21或Z参数。具体操作流程如下：
- 将VNA校准至所需频段（如100MHz~6GHz），使用直通校准件完成校准。
- 将屏蔽罩待测点与参考地平面之间接入测试探针，测量其阻抗曲线。
- 记录1GHz、2.4GHz、5GHz等关键频点的阻抗幅值，与设计目标（通常要求<1Ω）对比。
- 若阻抗曲线呈明显上升趋势（每十倍频程约20dB/dec），则确认寄生电感主导。
| 频段 | 直流电阻 (mΩ) | 1mm走线感抗 (Ω) | 总阻抗 (Ω) | 屏蔽效能影响 |
|---|---|---|---|---|
| DC | 5 | 0 | 0.005 | 无 |
| 100MHz | 5 | 0.63 | 0.63 | 轻微 |
| 1GHz | 5 | 6.28 | 6.28 | 明显 |
| 2.4GHz | 5 | 15.08 | 15.08 | 严重 |
| 5GHz | 5 | 31.4 | 31.4 | 失效 |
4.2 寄生电感：过孔、走线与焊盘的隐性杀手
核心原理：寄生电感是接地路径上导体几何形状与电流回路共同作用的结果。对于屏蔽罩接地而言，主要寄生电感来源包括：过孔（Via）电感、走线电感、焊盘与屏蔽罩之间的连接电感。一个标准的地过孔（直径0.3mm，板厚1.6mm）其寄生电感约为0.5~1nH。虽然单个过孔的电感值看似微小，但在GHz频段，1nH电感在2.4GHz时呈现约15Ω的阻抗，这已经足以形成明显的接地电位抬升。更关键的是，多个过孔并联时，若间距不当，互感效应会使总电感下降不如预期。
操作流程：降低寄生电感的工程措施应遵循以下优先级：
- 增加并联过孔数量：过孔间距应大于2倍过孔直径，以避免互感抵消并联效果。4个过孔并联通常可将等效电感降至单孔的1/3~1/4。
- 缩短接地走线：屏蔽罩焊盘应直接通过过孔连接至地平面，避免额外走线。每减少1mm走线，可减少约1nH电感。
- 优化过孔位置：过孔应紧贴屏蔽罩焊盘边缘，而非远离焊盘。过孔到焊盘的连接铜皮应尽量宽短。
- 使用接地焊盘阵列：对于大型屏蔽罩，建议在四周每隔2~3mm布置一个接地过孔，形成“过孔墙”。
4.3 接地路径断裂：从微裂纹到完全开路
核心原理：接地路径断裂是指屏蔽罩到地平面之间的导电通路出现物理中断或高阻化。这种断裂可能是完全开路（如PCB走线被切断、过孔断裂），也可能是部分断裂（如PCB内层铜箔出现裂纹、过孔孔壁镀层断裂）。断裂的本质是电流无法通过低阻路径回流，导致屏蔽罩电位悬浮或部分悬浮。当屏蔽罩接地路径断裂时，屏蔽罩本身成为一个“浮置导体”，不仅失去屏蔽效能，还可能作为寄生天线重新辐射干扰信号。
判断方法：接地路径断裂的检测需要结合多种手段：
- 目视检查：使用高倍显微镜检查屏蔽罩焊盘、过孔、走线是否有裂纹、烧蚀痕迹。
- X-Ray检查：对于BGA封装或内层走线，X-Ray可发现过孔内部的断裂或空洞。
- 时域反射计（TDR）：TDR可定位传输路径上的阻抗突变点，断裂处会呈现明显的阻抗尖峰。
- 微电阻测量：使用四线开尔文测试法，测量屏蔽罩不同点到地平面的电阻，若某点电阻显著高于其他点（如从5mΩ变为50Ω），则可能存在部分断裂。
4.4 接触电阻：屏蔽罩与焊盘之间的界面阻抗
核心原理：接触电阻（Contact Resistance, Rc）是指屏蔽罩金属与PCB焊盘之间的界面电阻。理想情况下，焊接后屏蔽罩与焊盘应形成金属间化合物，接触电阻接近零。但实际生产中，接触电阻可能因以下原因显著增大：焊盘表面氧化或污染、焊接温度不足导致未完全润湿、屏蔽罩镀层与焊料不兼容、机械压力不足（压合式屏蔽罩）等。接触电阻的存在相当于在接地路径中串联了一个电阻，其阻值可能从几毫欧到几欧姆不等，在RF频段会直接转化为接地阻抗的实部，导致屏蔽效能下降。
判断方法：接触电阻的测量需要区分直流接触电阻与RF接触阻抗。直流接触电阻可用微欧计测量，但RF下的接触阻抗往往更大，因为接触界面存在寄生电容与隧道效应。推荐使用以下方法：
- 四线法测量：在屏蔽罩与焊盘之间施加已知电流，测量电压降，计算接触电阻。注意测试电流不宜过大（建议<100mA），避免局部加热改变接触状态。
- 温度循环测试：将样品在-40°C~+85°C循环100次，测量接触电阻变化。若阻值漂移超过20%，说明接触界面存在不稳定因素。
- SEM/EDX分析：对接触界面进行扫描电镜与能谱分析，检查是否有氧化层、污染物或未润湿区域。
| 接触电阻范围 | 可能原因 | RF影响评估 | 处理措施 |
|---|---|---|---|
| <1mΩ | 良好焊接 | 可忽略 | 无需处理 |
| 1~10mΩ | 轻微氧化 | 低风险 | 加强清洗工艺 |
| 10~100mΩ | 中度污染/未完全润湿 | 中风险 | 返修或更换屏蔽罩 |
| >100mΩ | 严重氧化/虚焊 | 高风险 | 必须返修 |
4.5 焊接缺陷：虚焊、空洞、桥连与冷焊
核心原理：焊接缺陷是导致接地不良的最直接物理原因。常见缺陷包括：虚焊（焊料未与焊盘或屏蔽罩形成良好润湿）、空洞（焊点内部存在气泡）、桥连（相邻焊盘被焊料短路）、冷焊（焊接温度不足导致焊料未完全熔化）。这些缺陷不仅增大接触电阻，还可能引入额外的寄生电感与电容，形成复杂的谐振结构。例如，一个直径0.2mm的空洞在2GHz时可能等效为一个小型谐振腔，吸收或辐射特定频率的能量。
检测与判定流程：
- 外观检查：使用AOI（自动光学检测）检查焊点形状、光泽、润湿角。正常焊点应呈凹半月形，表面光亮。
- X-Ray检测：对焊点进行X-Ray透视，检查内部空洞率。IPC-A-610标准规定，焊点空洞面积不应超过焊点总面积的25%。
- 剪切力测试：对屏蔽罩施加水平推力，测量焊点承受的最大剪切力。若剪切力低于标准值（通常>2N/mm²），则存在虚焊风险。
- 电性能验证：在RF频段测量屏蔽罩接地阻抗，若阻抗曲线出现异常谐振峰，则可能存在空洞或桥连。