4、屏蔽罩接地概念：接地目的、接地方式（单点、多点、混合）、接地阻抗对屏蔽效能的影响

在EMI整改实践中，屏蔽罩接地是决定屏蔽效能能否兑现的关键环节。许多工程师在结构设计阶段预留了屏蔽罩，却因接地处理不当导致辐射发射测试反复超标。屏蔽罩的接地并非简单地将金属罩连接到PCB地平面，而是涉及接地目的、接地拓扑选择、接地阻抗控制三个层面的系统工程。本章将系统梳理屏蔽罩接地的核心概念，重点剖析单点、多点、混合接地方式的适用场景，并定量分析接地阻抗对屏蔽效能的实际影响，为后续缝隙泄漏排查奠定理论基础。

4.1 屏蔽罩接地的核心目的

屏蔽罩接地的首要目的并非“把干扰泄放到地”，而是为屏蔽罩上感应的电流提供低阻抗回流路径，从而维持屏蔽罩与参考地之间的等电位关系。当屏蔽罩悬浮或接地不良时，外部电磁场在屏蔽罩表面感应的电荷无法及时泄放，会在屏蔽罩与PCB地平面之间形成电位差，这个电位差会驱动共模电流沿线缆或结构缝隙向外辐射，反而加剧EMI问题。

具体而言，屏蔽罩接地承担以下三项功能：

• 提供高频回流路径：屏蔽罩内部的辐射源（如时钟芯片、开关节点）产生的电磁场在罩壁上感应出电流，接地路径使这些电流能以最短环路返回源端，减小环路面积，降低辐射效率。
• 稳定参考电位：屏蔽罩与地平面等电位后，罩内电场分布趋于均匀，避免局部电场集中导致的二次辐射。
• 疏导共模电流：线缆或结构件上耦合的共模电流可通过屏蔽罩-地路径旁路到地，阻止其沿外部线缆传播形成天线辐射。

4.2 接地方式的分类与选择

根据接地点的数量和布局，屏蔽罩接地分为单点接地、多点接地和混合接地三种拓扑。选择哪种方式取决于工作频率、屏蔽罩尺寸、PCB层叠结构以及机械装配约束。

4.2.1 单点接地

单点接地指屏蔽罩仅通过一个物理连接点与地平面相连。这种方式适用于低频场景（一般低于1MHz），其优点是避免地环路形成，防止不同电路模块之间的地电位差产生共模干扰。然而在EMI整改中，单点接地很少用于屏蔽罩，因为高频时单点接地的引线电感会形成高阻抗路径，导致屏蔽罩远端电位浮动，屏蔽效能急剧下降。

单点接地的典型应用场景是音频设备或低频模拟电路中的屏蔽壳接地，此时接地引线长度应尽量短（小于λ/20），且接地位置应靠近辐射源或敏感电路。

4.2.2 多点接地

多点接地是EMI屏蔽中最常用的方式，指屏蔽罩通过多个连接点（通常间距小于λ/20）与地平面搭接。多点接地的优势在于：

• 多个并联接地路径显著降低总接地阻抗，高频性能优异；
• 接地间距小，屏蔽罩各点电位更均匀，减少局部谐振；
• 对PCB装配公差容忍度高，即使个别接地点失效，其他点仍能维持基本接地。

工程中，多点接地的实现方式包括：屏蔽罩四周焊接接地弹片、导电泡棉压接、螺钉紧固、PCB焊盘阵列等。接地点的间距应控制在最高关注频率波长的1/20以内。例如，若需抑制1GHz的辐射，接地间距应小于15mm。

4.2.3 混合接地

混合接地结合了单点与多点的优点，通常用于宽频带设备。其典型做法是：在低频段使用单点接地以避免地环路，在高频段通过电容或直接搭接实现多点接地。例如，屏蔽罩的一端通过低阻抗直接接地，另一端通过串联电容（如100pF~1nF）接地，这样低频时电容呈高阻，等效单点接地；高频时电容呈低阻，等效多点接地。

混合接地在结构上较复杂，且电容的谐振频率可能引入新的问题，因此仅在单点或多点无法满足全频段要求时采用。实际EMI整改中，优先推荐多点接地，混合接地作为备选方案。

4.3 接地阻抗对屏蔽效能的影响机理

屏蔽效能（SE）的理论计算通常假设屏蔽罩为理想导体且与地完全等电位。实际工程中，接地阻抗Zg的存在使屏蔽罩与地平面之间存在电压降，这个电压降会驱动屏蔽罩外表面产生共模电流，从而降低屏蔽效能。接地阻抗Zg由三部分组成：

1. 导体电阻R：屏蔽罩材料本身的体电阻和表面电阻，低频时占主导，通常为毫欧级，影响可忽略。
2. 接触电阻Rc：屏蔽罩与接地弹片、螺钉或导电泡棉之间的搭接电阻，受接触面积、压力、氧化程度影响，典型值为1~50mΩ。
3. 寄生电感L：接地路径的等效串联电感，包括接地弹片自身电感、过孔电感、走线电感等。高频时感抗ωL占主导，例如一个长5mm的接地弹片，电感约3nH，在100MHz时感抗约1.9Ω，在1GHz时高达19Ω。

接地阻抗对屏蔽效能的劣化可用分压模型估算：屏蔽罩上的感应电压Vs在接地阻抗Zg和空间波阻抗Zs（约377Ω）之间分压，Zg越大，屏蔽罩外表面电压越高，辐射越强。屏蔽效能损失量近似为：

SE_loss ≈ 20·lg(1 + Zg / Zs)  dB

其中Zs为屏蔽罩到外部空间的等效阻抗（远场约377Ω，近场视源类型而定）。当Zg远小于Zs时，SE_loss趋近于0；当Zg接近或超过Zs时，屏蔽效能显著劣化。

4.4 案例拆解：多点接地间距不当导致的辐射超标

背景与约束：某工业控制板卡，主控芯片为ARM Cortex-A9，主频800MHz，DDR3总线频率400MHz。产品在30MHz~1GHz辐射发射测试中，在320MHz频点超标6dB。屏蔽罩为0.3mm不锈钢材质，尺寸为60mm×40mm，通过四周焊接接地弹片与PCB地平面连接，弹片间距约20mm。

初始现象与目标：辐射峰值出现在320MHz，恰好对应DDR3时钟的8次谐波（400MHz×0.8=320MHz）。目标是将该频点余量提升至6dB以上，即降低辐射强度约12dB。

关键参数分析：320MHz对应的波长λ=937.5mm，λ/20≈47mm。表面看20mm的接地间距满足要求，但进一步检查发现：屏蔽罩长边60mm，在320MHz时其长度约为0.064λ，虽未达到半波谐振，但接地弹片并非均匀分布——长边仅2个弹片，短边仅1个弹片，导致屏蔽罩中心区域与地平面的电位差最大。

分析判断过程：使用近场探头扫描屏蔽罩表面，发现长边中点处电场强度明显高于其他区域，确认该处为辐射热点。计算该点到最近接地弹片的距离约30mm，对应感抗在320MHz时约0.6Ω（假设弹片电感2nH），虽然数值不大，但考虑到屏蔽罩与地平面之间的分布电容效应，实际谐振点被拉低至320MHz附近。

实际操作步骤：

1. 在屏蔽罩长边中点增加1个接地弹片，使长边弹片间距从20mm缩短至15mm；
2. 在短边中点也增加1个弹片，确保四边均有至少2个接地点；
3. 将接地弹片的宽度从1.5mm加宽至3mm，降低弹片自身电感约30%；
4. 在屏蔽罩中心区域增加一个导电泡棉压接点，直接与地平面上的接地焊盘接触。

结果对比：整改后320MHz频点辐射降低9dB，余量达到3dB。进一步将弹片间距缩短至10mm后，辐射再降低4dB，最终余量7dB通过测试。同时，500MHz~800MHz频段的背景噪声也下降了3~5dB，说明多点接地对宽带抑制同样有效。

风险与代价：增加接地弹片导致屏蔽罩装配难度上升，弹片与PCB焊盘的接触压力需控制在0.5~1.5N/点，压力过大会导致屏蔽罩变形，过小则接触电阻增大。此外，导电泡棉的压缩量需控制在20%~30%，长期使用后可能因老化导致接触电阻上升，需在可靠性测试中验证。

复盘经验：接地间距的“λ/20规则”是下限而非充分条件。实际设计中应结合屏蔽罩的谐振频率、接地弹片的寄生电感以及辐射源的频谱特性综合评估。对于高频谐波丰富的数字电路，建议接地间距取λ/50甚至更小，并优先在屏蔽罩的几何中心附近增加接地点。

4.5 常见误区与总结复盘

在屏蔽罩接地设计与整改中，以下误区值得特别注意：

• 误区一：接地就是“接上就行”。忽略接地阻抗的频率特性，导致高频段屏蔽效能远低于预期。正确做法是测量接地路径的阻抗曲线，确保在关注频段内Zg足够低。
• 误区二：接地弹片越多越好。过度增加接地点可能引入地环路，反而形成新的辐射路径。接地点的布局应均匀，且避免跨越PCB上的隔离带或缝隙。
• 误区三：屏蔽罩与地之间直接大面积焊接。虽然接地阻抗最低，但会带来返修困难、热应力开裂等问题。工程上推荐使用弹片或导电泡棉，兼顾性能与可维护性。
• 误区四：忽略接地弹片自身的谐振。弹片长度、宽度和材料决定了其自谐振频率，若谐振频率落在关注频段内，弹片反而成为辐射天线。应选择短而宽的弹片，或使用多个并联弹片降低等效电感。

总结本章核心要点：屏蔽罩接地的目的是为感应电流提供低阻抗回流路径，多点接地是高频EMI屏蔽的首选方案，接地间距应小于λ/20且均匀分布；接地阻抗由电阻、接触电阻和寄生电感组成，高频下电感主导，其与源阻抗的分压关系决定了屏蔽效能的劣化程度。在实际整改中，应通过近场扫描定位辐射热点，结合阻抗测量优化接地布局，避免陷入“接地即万事大吉”的思维陷阱。