USRP基础：硬件架构、射频前端、收发链路与常用型号对比

USRP（Universal Software Radio Peripheral，通用软件无线电外设）是软件定义无线电（SDR）领域最主流的硬件平台之一。在进行发射功率校准与频谱模板检查之前，必须深入理解USRP的硬件组成、射频前端特性、收发信号链路以及不同型号之间的差异。只有掌握了硬件底层的架构与参数边界，才能正确设置发射增益、判断功率回退的合理性，并避免因硬件非线性导致的频谱模板越限。本章将从硬件架构出发，逐步拆解射频前端与收发链路，并通过型号对比帮助读者建立选型与调试的全局观。

2.1 USRP硬件架构：从主机到天线的模块化设计

USRP的硬件架构采用典型的模块化分层设计，其核心思想是将高速数字信号处理与射频模拟前端解耦，通过标准化接口连接。一个完整的USRP设备通常由主机接口（Host Interface）、FPGA（现场可编程门阵列）、ADC/DAC转换器、射频前端（RF Frontend）以及时钟与电源管理单元五大部分组成。这种架构使得同一款USRP可以通过更换不同的射频子板（如WBX、SBX、UBX等）覆盖从DC到6 GHz的宽频段范围。

主机接口负责与PC或嵌入式主机进行高速数据传输。常见的接口类型包括PCIe（x4或x8通道）、千兆以太网（GigE）和USB 3.0。PCIe接口提供最高的吞吐量（可达200 MS/s的复数采样率），适合宽带信号采集；千兆网口则支持远程部署，但吞吐量受限于约1 Gbps的有效带宽；USB 3.0接口在便携式场景中应用广泛，但CPU占用率较高。在发射功率校准场景中，接口类型直接影响着基带波形文件的上传速度和实时性，对于需要快速迭代校准参数的场景，PCIe接口具有明显优势。

FPGA是USRP的数字信号处理核心。它负责执行数字上变频（DUC）和数字下变频（DDC）、抽取与插值滤波、增益粗调以及IQ数据的打包与解包。FPGA的配置通过UHD（USRP Hardware Driver）软件栈完成，用户可以通过修改FPGA镜像来定制信号处理链，但大多数校准场景使用默认配置即可。FPGA内部还包含用于时间同步的PPS（脉冲秒信号）接口和用于多设备同步的菊花链接口，这对于多通道相参校准至关重要。

2.2 射频前端：混频器、滤波器与放大器的作用

射频前端是USRP中决定频率覆盖范围和信号质量的核心部分。它主要由混频器（Mixer）、本振（LO）、射频滤波器、低噪声放大器（LNA，接收用）和功率放大器（PA，发射用）组成。以常见的WBX子板为例，其频率覆盖范围为50 MHz至2.2 GHz，采用零中频（Zero-IF）架构，即本振频率与射频信号频率相同，直接下变频到基带I/Q信号。这种架构简化了硬件设计，但对本振泄漏和直流偏置较为敏感，在低功率发射时尤其需要注意。

在发射链路中，基带I/Q信号经过DAC转换为模拟信号后，送入射频前端的混频器，与本振信号相乘，产生射频信号。混频器之后通常接有一级可调增益放大器（VGA）和一级固定增益的PA。USRP的发射增益（TX Gain）参数实际上控制的是VGA的增益，而PA的增益是固定的。因此，当用户设置TX Gain为30 dB时，实际输出功率取决于PA的固定增益、VGA的线性范围以及天线端口的插损。不同型号的USRP，其PA的饱和输出功率（P1dB）差异很大，例如USRP B200的典型最大输出功率约为+10 dBm，而USRP X310搭配UBX子板时可达+20 dBm。

接收链路中，天线接收到的微弱信号首先经过LNA放大，然后通过混频器下变频到基带，再经过低通滤波器和ADC采样。LNA的噪声系数（NF）直接决定了接收灵敏度，典型值在3-5 dB之间。对于发射功率校准而言，接收链路通常用于监测发射信号，因此需要关注接收链路的线性度，避免因接收饱和导致测量失真。

2.3 收发链路详解：从基带到射频的完整路径

理解USRP的收发链路是进行功率校准的前提。发射链路（TX）的信号流向为：主机生成基带I/Q采样数据 → 通过接口传输至FPGA → FPGA进行插值滤波和数字上变频 → DAC转换为模拟信号 → 射频前端混频至载波频率 → 可调增益放大 → 固定增益PA放大 → 天线端口输出。整个链路中，每一级都会引入一定的增益或损耗，而DAC的输出电平通常是固定的（例如满量程约0 dBm），因此实际输出功率主要由VGA增益和PA增益决定。

接收链路（RX）的信号流向为：天线接收信号 → 射频滤波器 → LNA放大 → 混频器下变频 → 基带滤波 → ADC采样 → FPGA数字下变频 → 主机接口传输至PC。在发射校准场景中，通常使用一条RF线缆将TX端口与RX端口直接相连，形成一个自环（Loopback）测试环境。此时，接收链路测得的功率即为发射链路的实际输出功率，但需要考虑线缆的插入损耗（通常为1-2 dB）。

在UHD驱动中，发射增益和接收增益是独立配置的。发射增益的范围因设备型号而异，例如B200的TX增益范围为0-90 dB（但实际线性范围通常只有0-50 dB），X310的TX增益范围为0-31.5 dB（步进0.5 dB）。值得注意的是，增益设置值并不等于实际功率值，需要通过功率计或频谱仪进行校准映射。此外，USRP的发射链路还包含一个数字增益系数（在FPGA中），用于调整DAC之前的信号幅度，但该系数通常保持默认值，以避免数字削波。

# UHD 命令行查看当前增益设置
uhd_usrp_probe --args="addr=192.168.10.2" | grep -A 5 "TX Dboard"
# 输出示例：
# TX Dboard: WBX
#   TX Gain Range: 0.0 to 31.5 dB (step 0.5 dB)
#   TX Frequency Range: 50 MHz to 2.2 GHz
#   TX Power Limit: +20 dBm (P1dB)

2.4 常用型号对比：B200、X310与N320的选型分析

USRP产品线覆盖了从入门级到高性能的多个系列，其中B200、X310和N320是工程应用中最常见的三款平台。B200系列（包括B200mini和B210）采用USB 3.0接口，集成AD9361射频芯片，频率覆盖70 MHz至6 GHz，最大带宽56 MHz，适合教学和简单原型验证。X310系列采用PCIe或10G以太网接口，支持双通道，可插拔式射频子板设计，最大带宽160 MHz（使用SBX子板时），适合需要宽带宽和低延迟的测试测量场景。N320系列则面向部署型应用，支持远程管理、GPS驯钟和更高精度的时钟同步，适合分布式频谱监测系统。

在发射功率校准场景中，选型的关键指标包括：最大发射功率、增益线性度、频率稳定度和温度漂移特性。B200的AD9361芯片集成度较高，但PA的线性度相对有限，在高增益设置下容易出现非线性失真，导致频谱模板越限。X310搭配UBX子板时，由于采用分立器件设计，PA的P1dB较高，且增益步进更精细（0.5 dB），更适合精确的功率控制。N320则增加了额外的校准电路和温度补偿，在宽温环境下功率稳定性更好，但价格也更高。

2.5 实战场景：B200发射功率校准中的硬件限制分析

在某物联网设备射频一致性测试项目中，工程师使用USRP B200作为信号源，发射915 MHz的调制信号，要求输出功率为0 dBm，且频谱模板满足FCC Part 15.247要求。初始设置时，工程师将TX Gain设置为60 dB，期望获得较高的输出功率。然而，实际使用频谱仪测量发现，输出功率仅为-5 dBm，且频谱出现明显的肩部抬升，邻道泄漏比（ACLR）超标。

通过分析B200的硬件特性，发现AD9361芯片的PA在增益设置超过50 dB时，已经进入非线性区。虽然UHD驱动允许设置60 dB增益，但实际线性增益仅为约45 dB。进一步检查发现，基带信号幅度设置过高，导致DAC输出接近满量程，产生了数字削波。工程师将基带信号幅度从0.8降至0.5（归一化幅度），并将TX Gain调整为50 dB，重新测量后输出功率为-1 dBm，ACLR改善了12 dB，频谱模板恢复正常。

这个案例揭示了USRP功率校准中的两个关键点：第一，增益设置值不等于实际功率值，必须通过功率计建立"增益-功率"映射表；第二，数字基带幅度与模拟增益之间存在最优匹配点，过高的基带幅度会导致DAC削波，而过低的基带幅度则会使信噪比下降。在实际校准流程中，建议先固定基带幅度为0.3-0.5，然后逐步增加TX Gain，同时监测输出功率和EVM（误差矢量幅度），找到线性工作区。

2.6 常见误区与总结复盘

在USRP硬件使用中，工程师常犯的错误包括：将TX Gain直接等同于输出功率、忽略射频子板的频率范围限制、未考虑线缆和转接头的插损、以及混淆数字增益与模拟增益的概念。此外，许多初学者会忽略USRP的时钟同步问题，在多设备MIMO测试中，如果未使用外部10 MHz参考时钟和PPS信号，各通道之间的相位漂移会导致波束赋形性能急剧下降。

总结本章要点：USRP的硬件架构决定了其发射功率校准必须从数字域和模拟域两个层面综合考虑。射频前端的线性度是功率校准的物理边界，FPGA和DAC的数字增益则提供了精细调整的手段。不同型号的USRP在功率能力、增益精度和频率稳定性方面差异显著，选型时应根据测试需求权衡性能与成本。在实际操作中，建立"增益-功率"校准表、控制基带信号幅度、监测PA温度是保证校准准确性和设备安全的三项核心措施。