4、信号采样与数字化基础：奈奎斯特采样定理、带通采样、欠采样、IQ采样原理、采样率转换（抽取与内插）以及量化噪声对信号质量的影响
软件无线电（SDR）系统的核心在于将模拟射频信号尽早转换为数字信号，并以数字信号处理（DSP）替代传统模拟电路完成解调、滤波与协议分析。然而，信号从模拟域进入数字域并非简单的“照搬”，而是受到采样定理、量化精度与采样率结构的严格约束。若采样策略不当，轻则引入频谱混叠导致信号失真，重则完全无法恢复原始调制信息。本章围绕信号数字化链路中的关键环节——奈奎斯特采样、带通采样、欠采样、IQ采样、采样率转换及量化噪声——展开系统讲解，为后续协议解调与信号截获实验奠定数学与工程基础。
4.1 奈奎斯特采样定理：数字化的基石
核心原理：奈奎斯特采样定理（Nyquist Sampling Theorem）指出，对于带宽为 B 的带限信号 x(t)，若采样频率 fs 满足 fs ≥ 2B，则可以从采样序列 x[n] 中无失真地恢复原始连续信号。这里的 2B 称为奈奎斯特率（Nyquist Rate），而 fs/2 称为奈奎斯特频率（Nyquist Frequency）。在软件无线电接收机中，射频前端输出的中频信号或基带信号必须先经过抗混叠滤波器（Anti-aliasing Filter）限制带宽，再送入ADC采样，否则高于 fs/2 的频率分量会折叠到低频区间，造成不可逆的频谱混叠（Aliasing）。
工程判断方法：实际系统中信号并非理想带限，因此工程上通常采用以下准则：
- 过采样（Oversampling）：取 fs = (2.5~4)×B，为抗混叠滤波器留出过渡带余量。例如，对于带宽 20 MHz 的 LTE 信号，常用 fs = 61.44 MHz 或 92.16 MHz。
- 抗混叠滤波器阶数：滤波器过渡带越窄，所需阶数越高，时延越大。需在带外抑制与群时延之间折中。
- 频谱观测验证：通过FFT观察采样后频谱，若在 fs/2 附近出现异常镜像分量，说明存在混叠。
4.2 带通采样与欠采样：利用频谱折叠
核心原理：带通采样定理（Bandpass Sampling）指出，对于中心频率为 fc、带宽为 B 的带通信号，无需采样到 2fc，只需满足采样率 fs 使得频谱在折叠后不重叠即可。其数学条件为：
2f_H / (n+1) ≤ f_s ≤ 2f_L / n其中 fL = fc - B/2，fH = fc + B/2，n 为任意正整数。欠采样（Undersampling）正是利用这一原理，以低于 2fc 的采样率将射频或中频信号直接数字化，频谱被周期延拓后，目标信号会落在某个奈奎斯特区间内。
操作流程：
- 确定信号中心频率 fc 与带宽 B；
- 计算 fL、fH，枚举 n 值，寻找满足条件的 fs；
- 检查折叠后信号是否与镜像重叠，必要时微调 fs；
- 在ADC前加入带通滤波器，抑制带外噪声与镜像频率。
| 采样方式 | 采样率条件 | 适用场景 | 风险 |
|---|---|---|---|
| 奈奎斯特采样 | fs ≥ 2B | 基带/低中频信号 | 需要高采样率ADC |
| 带通采样 | 2fH/(n+1) ≤ fs ≤ 2fL/n | 高中频/射频直接采样 | 对滤波器要求高，镜像抑制难 |
| 欠采样 | fs < 2fH | 窄带信号截获 | 噪声折叠，SNR下降 |
4.3 IQ采样原理：正交解调的基础
核心原理：IQ采样（In-phase/Quadrature Sampling）将实信号 x(t) 与两路正交本振 cos(2πfct) 和 -sin(2πfct) 混频，分别得到同相分量 I(t) 和正交分量 Q(t)。两路信号经低通滤波后，以采样率 fs 分别采样，得到复数信号 x[n] = I[n] + jQ[n]。IQ采样的核心优势在于：
- 频谱搬移：将射频信号直接搬移到基带（零中频）或低中频，降低ADC采样率要求；
- 镜像抑制：复数信号在数字域可完美区分正负频率，消除镜像干扰；
- 解调灵活性：任意调制方式（PSK/QAM/OFDM）均可通过I/Q数据恢复幅度、相位信息。
工程实现要点：实际IQ采样存在幅度不平衡（I/Q增益差）和相位正交误差（本振相位非严格90°），会导致镜像抑制比（Image Rejection Ratio, IRR）下降。典型指标：IRR ≥ 40 dB 时，对QPSK解调影响可忽略；若IRR仅 25 dB，则EVM恶化约 5%。
4.4 采样率转换：抽取与内插
核心原理：采样率转换（Sample Rate Conversion, SRC）用于在数字域改变采样率，分为抽取（Decimation）和内插（Interpolation）。抽取因子 M 表示每 M 个样本保留 1 个，采样率降为 fs/M；内插因子 L 表示在相邻样本间插入 L-1 个零值，采样率升为 L·fs。两者组合可实现任意有理数倍转换（L/M）。
关键操作流程：
- 抽取前必须低通滤波：截止频率设为 fs/(2M)，防止混叠；
- 内插后必须低通滤波：截止频率设为 fs/2，去除镜像频谱；
- 多级实现：当 M 或 L 较大时，采用多级级联（如 M=64 可分解为 8×8），降低滤波器阶数与时延；
- CIC滤波器：适用于大抽取比场景，无需乘法器，但通带纹波较大，需补偿。
| 转换类型 | 公式 | 滤波器要求 | 典型应用 |
|---|---|---|---|
| 抽取 ↓M | y[n] = x[Mn] | 低通，截止 fs/(2M) | 数字下变频后降速 |
| 内插 ↑L | y[n] = x[n/L] (n为L倍数) | 低通，截止 fs/2 | 数字上变频前升速 |
| 分数倍 L/M | 先内插L再抽取M | 两级滤波 | 符号率与采样率匹配 |
4.5 量化噪声与信号质量
核心原理：ADC将模拟信号映射到有限个离散电平，量化误差 e[n] 均匀分布在 [-Δ/2, Δ/2]，其中 Δ = VFS/2N 为量化步长。量化噪声功率为 Δ²/12，信噪比（SNR）理论值为：
SNR = 6.02N + 1.76 + 10·log₁₀(f_s / (2B)) dB其中 N 为ADC位数，最后一项为过采样增益（Processing Gain）。例如，16位ADC、过采样比 4 时，SNR ≈ 6.02×16 + 1.76 + 6 = 104.1 dB。
对信号质量的影响：
- EVM恶化：量化噪声叠加在信号星座点上，导致EVM增加。对于64QAM，要求SNR ≥ 30 dB，对应ADC位数至少 6 位；
- 动态范围受限：强信号占用大部分量化电平，弱信号被量化噪声淹没。AGC（自动增益控制）需将信号幅度调整到ADC满量程的 -1~-3 dBFS；
- 带外噪声折叠：欠采样时，带外噪声折叠到带内，等效降低SNR。
4.6 综合案例：宽带信号截获链路设计
场景：需截获并解调一段 5 MHz 带宽的跳频信号，跳频范围 2.400~2.4835 GHz（ISM频段），调制方式为 GFSK，符号率 1 MSps。
设计约束：接收机ADC最高采样率 61.44 MSPS，位数 14 位；FPGA资源有限，需控制数据率。
方案实施：
- 射频前端：采用零中频架构，本振跳频跟踪信号载波，输出I/Q基带信号（0~2.5 MHz）；
- ADC采样：I/Q各以 20 MSPS 采样（4×过采样），14位量化，SNR ≈ 86 dB；
- 数字下变频与抽取：FPGA内先进行 4 倍抽取（先滤波后抽取），采样率降至 5 MSPS，数据率减为 1/4；
- 匹配滤波与解调：使用根升余弦滤波器，解调GFSK信号；
- 验证：注入标准测试信号，实测EVM = 3.2%，误码率 < 1e-5，满足协议要求。
复盘与风险：零中频架构存在直流偏置和1/f噪声问题，需在数字域加入直流消除环路；跳频切换时本振建立时间需小于 20 μs，否则丢失数据。通过优化锁相环带宽，最终锁定时间 15 μs，满足要求。