4、插损基础：插损定义、来源（导体损耗、介质损耗、辐射损耗、失配损耗）、单位与换算
在FMCW雷达发射链路设计中，从DAC输出的基带信号到天线辐射口，每一级混频器、滤波器、放大器、传输线、连接器乃至PCB走线都会对信号功率造成不可逆的衰减。这种衰减在射频工程中统称为"插入损耗"（Insertion Loss，简称IL）。插损不是单一物理机制的结果，而是导体损耗、介质损耗、辐射损耗与失配损耗四种机制在不同频段、不同结构下叠加的综合体现。理解插损的来源与量化方法，是进行发射链路功率预算的前提——只有准确知道每一级"吃掉"多少功率，才能确定功放增益、驱动电平与系统总功耗。
上图展示了发射链路中插损的典型作用位置与四大来源的构成关系。在实际工程中，插损并非一个固定常数，它随频率、温度、工艺偏差和匹配状态动态变化。因此，功率预算必须采用"最坏情况"插损值，而非典型值。下面从定义、来源、单位换算三个维度展开。
4.1 插损的严格定义与工程含义
核心原理：插损定义为信号通过某一无源网络或传输路径后，负载实际获得的功率与源端可用功率之比的对数表达。数学上，对于二端口网络，插损可写为：
IL(dB) = 10·lg(P_in / P_out) = P_in(dBm) − P_out(dBm)其中 P_in 为入射到网络输入端的功率，P_out 为传输到负载的功率。若网络内部存在反射，则 P_in 应理解为"进入网络的净功率"（即入射功率减去反射功率）。在S参数框架下，插损与传输系数 S21 的关系为：
IL(dB) = −20·lg|S21|注意，当网络完全匹配且无耗散时，|S21|=1，IL=0 dB；实际中 |S21| 恒小于1，故 IL 为正数。工程上，插损值越大，表示信号衰减越严重。
判断方法：在发射链路中，插损的测量通常使用矢量网络分析仪（VNA）进行S参数测试，或使用功率计直接测量输入输出功率差。对于在线测试，可采用"直通-校准"法：先校准测试电缆，再接入被测器件，读取 S21 曲线。对于毫米波频段（如 77GHz FMCW雷达），还需考虑测试夹具的重复性和探针台接触电阻的影响。
4.2 插损的四大物理来源
4.2.1 导体损耗
导体损耗源于金属导线的有限电导率。在高频下，电流集中在导体表面（趋肤效应），有效导电截面积减小，电阻增大。微带线、带状线、共面波导等平面传输线的导体损耗可用下式近似：
α_c ≈ (R_s) / (2·Z₀·w) (单位：Np/m)其中 R_s = √(π·f·μ/σ) 为表面电阻率，w 为导带宽度，Z₀ 为特性阻抗。表面粗糙度会进一步增加导体损耗，尤其在 77GHz 频段，铜箔粗糙度每增加 1μm，插损可能增加 20%~30%。
4.2.2 介质损耗
介质损耗由基板材料的极化弛豫引起，与材料的损耗角正切 tanδ 成正比：
α_d = 27.3 · (tanδ / λ₀) · √ε_eff (单位：dB/m)在 77GHz 频段，普通 FR4 的 tanδ 约为 0.02，而 Rogers RO3003 的 tanδ 约为 0.0013，两者介质损耗相差约 15 倍。因此，毫米波雷达发射链路必须选用低损耗射频基板。
4.2.3 辐射损耗
辐射损耗是指信号能量以电磁波形式泄漏到周围空间，而非沿预定路径传输。常见诱因包括：传输线不连续（直角拐弯、宽度突变）、过孔残桩、开路短截线、屏蔽腔体谐振等。在微带线中，辐射损耗与基板厚度 h 和介电常数 ε_r 有关：基板越厚、ε_r 越低，辐射损耗越大。
4.2.4 失配损耗
失配损耗并非能量耗散，而是由于阻抗不匹配导致部分信号被反射回源端，负载获得的功率减少。其计算公式为：
ML(dB) = −10·lg(1 − |Γ|²)其中 Γ 为电压反射系数，与回波损耗 RL 的关系为 |Γ| = 10^(−RL/20)。例如，当 VSWR=1.5 时，|Γ|=0.2，失配损耗约为 0.177dB；当 VSWR=2.0 时，失配损耗升至 0.512dB。
| 损耗类型 | 物理机制 | 频率依赖 | 典型量级（77GHz微带） | 抑制手段 |
|---|---|---|---|---|
| 导体损耗 | 趋肤效应、表面粗糙度 | ∝√f | 0.3~0.8 dB/cm | 加厚镀金、抛光铜箔 |
| 介质损耗 | 极化弛豫、tanδ | ∝f | 0.2~0.5 dB/cm | 选用低损耗基板（RO3003、RO4003） |
| 辐射损耗 | 不连续结构泄漏 | ∝f² | 0.05~0.3 dB/拐角 | 圆角走线、增加过孔屏蔽 |
| 失配损耗 | 反射功率损失 | 与匹配带宽相关 | 0.1~0.5 dB | 阻抗匹配网络、隔离器 |
4.3 单位体系与换算方法
核心原理：射频工程中插损的单位体系包括绝对单位（dB、dBm）和相对单位（dBc、dB/长度）。dB 是功率比的对数单位，dBm 是相对于 1mW 的绝对功率单位。在功率预算中，插损通常以 dB 表示，而各级功率电平以 dBm 表示，两者直接相减即可。
操作流程：进行插损换算时，遵循以下步骤：
- 确认插损的参考基准：是功率比（dB）还是电压比（dB = 20·lg(V_out/V_in)）。
- 若插损以百分比或线性比值给出，转换为 dB：IL(dB) = −10·lg(η)，其中 η 为传输效率（0~1）。
- 若需要将单位长度插损（dB/cm）换算为总插损，乘以物理长度即可。
- 在级联网络中，总插损为各级插损的算术和（dB 域相加）。
示例：某微带线长 2.5cm，单位插损 0.4 dB/cm，连接器插损 0.15 dB/个（共2个），
总插损 = 2.5 × 0.4 + 2 × 0.15 = 1.0 + 0.3 = 1.3 dB4.4 案例拆解：77GHz FMCW雷达发射链路插损预算
场景与约束：某车载 77GHz FMCW 雷达发射链路，要求天线端口辐射功率 ≥ +10 dBm。发射链路包含：MMIC 输出（+13 dBm）→ 微带带通滤波器 → 微带传输线（3cm）→ 天线馈电点。基板选用 Rogers RO3003（tanδ=0.0013，铜箔粗糙度 RMS=0.8μm）。
初始现象：初版设计实测天线端口功率仅 +8.2 dBm，比目标低 1.8 dB。设计人员最初怀疑功放输出不足，但更换功放后问题依旧。
分析过程：逐级排查插损：
- 滤波器插损：VNA 实测 S21 = −1.6 dB（通带中心 77GHz）。
- 微带线插损：3cm 长，单位插损 0.35 dB/cm（含导体+介质），合计 1.05 dB。
- 连接器与过渡结构：2 个 2.4mm 连接器，每个 0.15 dB，合计 0.3 dB。
- 失配损耗：滤波器输入端口 VSWR=1.4，输出端口 VSWR=1.5，估算失配损耗约 0.25 dB。
理论总插损 = 1.6 + 1.05 + 0.3 + 0.25 = 3.2 dB。而实测总插损 = 13 − 8.2 = 4.8 dB，多出 1.6 dB。
进一步排查：使用 TDR（时域反射计）检查传输线均匀性，发现微带线在距离滤波器输出端 8mm 处有一处阻抗突变（特性阻抗从 50Ω 变为 42Ω），导致额外反射损耗。同时，该处铜箔有轻微划痕，增加了导体损耗。
操作步骤：
- 重新设计该段走线，将线宽从 0.42mm 调整为 0.38mm，恢复 50Ω 特性阻抗。
- 对划痕区域进行返修，涂覆导电银浆并固化。
- 在滤波器输出端增加一个 0.5dB 衰减的 π 型匹配网络，改善 VSWR 至 1.2 以内。
结果对比：修改后实测天线端口功率为 +10.1 dBm，满足指标。总插损降至 2.9 dB，其中失配损耗降至 0.1 dB，走线插损降至 0.9 dB。
复盘经验：插损预算不能只看器件手册的典型值，必须考虑实际装配工艺、走线阻抗偏差和连接器重复性。建议在功率预算中预留至少 0.5~1 dB 的设计裕量，并在 PCB 上预留匹配调试焊盘。
4.5 常见误区与总结
误区一：将插损视为常数。插损随频率、温度变化显著。例如，介质损耗在 −40°C 到 +125°C 范围内可能变化 ±20%。功率预算应使用高温下的最坏值。
误区二：忽略失配损耗。当 VSWR 劣于 1.5 时，失配损耗超过 0.18dB，在级联多级后累积效应不可忽视。尤其在宽带 FMCW 系统中，带边频率的失配损耗可能比中心频率大 0.5dB 以上。
误区三：混淆 dB 与 dBm 的运算。在计算链路总增益时，增益（dB）与插损（dB）直接相加，但功率电平（dBm）必须逐级加减。
误区四：忽视辐射损耗。在 77GHz 频段，一个设计不良的直角拐弯可能引入 0.2~0.3dB 辐射损耗，且会恶化 EMC 性能。建议使用圆弧拐弯或 45° 切角，并在地平面增加过孔围栏。