2、相控阵基础：相控阵天线工作原理、波束形成、阵元布局、关键性能指标（增益、副瓣、波束宽度等）
相控阵天线（Phased Array Antenna）并非一种全新的天线类型，而是一种通过控制阵列中各个辐射单元的相位关系，实现波束电控扫描与赋形的天线系统。与传统的机械扫描天线（如抛物面天线）相比，相控阵天线没有物理转动部件，依靠移相器或延时器改变各阵元通道的相位/时延，即可在毫秒甚至微秒级完成波束指向的切换。这一特性使其成为雷达、卫星通信、5G/6G基站以及电子战系统的核心硬件基础。本章将从工作原理、波束形成机制、阵元布局约束以及关键性能指标四个维度展开，为后续的版图优化与通道一致性验收奠定理论基础。
2.1 相控阵天线工作原理：从等相位面到电控扫描
相控阵天线的基本工作原理可以概括为：通过控制阵列中每个辐射单元的馈电相位，使得各单元在空间某方向上的辐射场同相叠加，形成高增益波束；而在其他方向上，由于相位不一致，辐射场相互抵消，形成低副瓣甚至零陷。这一过程在数学上可以表示为阵列方向图乘积原理：阵列总方向图 = 单元方向图 × 阵因子。其中，阵因子由阵元位置、激励幅度和相位共同决定。
当各阵元的激励相位按线性递增规律分布时，波束指向会偏离法线方向。设阵元间距为 d，工作波长为 λ，相邻阵元之间的相位差为 Δφ，则波束指向角 θ₀ 满足：
sin(θ₀) = (λ × Δφ) / (2π × d)由此可知，只要连续改变 Δφ，即可实现波束在空间连续扫描，而无需转动天线。这一原理是相控阵一切工程实现的基础。在实际系统中，移相器通常采用数字移相器（如 6-bit 对应 5.625° 最小相移步进），因此波束指向是量化离散的，这会在后续章节中讨论量化副瓣问题。
2.2 波束形成机制：模拟、数字与混合架构
波束形成（Beamforming）是将各阵元信号按特定权重进行加权合并的过程。根据信号处理发生的域不同，可分为三种架构：
| 架构类型 | 实现方式 | 优点 | 缺点 | 典型应用 |
|---|---|---|---|---|
| 模拟波束形成 | 射频链路中移相器+衰减器 | 成本低、功耗小、响应快 | 只能形成单波束，灵活性差 | 传统雷达、卫星通信 |
| 数字波束形成（DBF） | 每通道ADC采样后数字加权 | 多波束、自适应调零、高精度 | 通道数多时数据量大、功耗高 | 相控阵雷达、5G大规模MIMO |
| 混合波束形成 | 子阵级模拟+子阵间数字 | 折中性能与成本 | 系统复杂度较高 | 毫米波通信、车载雷达 |
在版图优化中，架构选择直接决定了射频走线布局、移相器放置位置、ADC/DAC 通道间距以及电源/时钟分配网络的设计。例如，数字波束形成要求每个通道在版图上保持严格的等长布线，以确保采样时钟对齐；而模拟波束形成则更关注移相器与天线单元之间的射频走线损耗一致性。
2.3 阵元布局：栅格形式、间距与栅瓣抑制
阵元布局是相控阵版图设计的物理起点。常见的布局形式包括矩形栅格、三角形栅格和圆形/六边形布局。阵元间距 d 是核心设计参数，必须满足空间采样定理以避免栅瓣（Grating Lobe）出现：
d ≤ λ / (1 + |sin(θ_max)|)其中 θ_max 为最大扫描角。若最大扫描角为 ±60°，则 d ≤ 0.536λ。若间距过大，在扫描过程中会出现与主瓣等高的栅瓣，造成测角模糊和能量泄漏。下表对比了不同布局形式的特点：
| 布局形式 | 阵元间距约束 | 栅瓣抑制能力 | 版图复杂度 | 适用场景 |
|---|---|---|---|---|
| 矩形栅格 | dx, dy ≤ λ/2 | 一般，四个主栅瓣方向 | 低，布线规则 | 低剖面、大规模阵列 |
| 三角形栅格 | 等效间距更小 | 较好，栅瓣方向错开 | 中等，需斜向布线 | 宽带扫描、圆极化 |
| 六边形/圆形 | 中心向外密度递减 | 副瓣更低 | 高，非均匀馈电 | 低副瓣、多功能相控阵 |
在版图优化中，阵元布局不仅影响电性能，还决定了射频通道的物理排布、散热通道、电源网络和装配工艺。例如，矩形栅格便于使用多层 PCB 垂直互连，而三角形栅格则需要更复杂的斜向射频走线，对层叠设计和阻抗控制提出更高要求。
2.4 关键性能指标：增益、副瓣、波束宽度与扫描损耗
相控阵天线的核心性能指标直接决定了系统能否满足探测距离、分辨率、抗干扰等需求。以下四个指标是版图优化和通道一致性验收时必须重点关注的：
- 天线增益（Gain）： 相控阵增益近似为 G = 4πA_eff / λ²，其中 A_eff 为有效口径面积。增益与阵元数量 N 和单元增益 G_e 的关系为 G ≈ N × G_e（理想情况）。实际中，由于互耦、馈电损耗和幅度锥削，增益会有所下降。
- 副瓣电平（SLL）： 指最大副瓣与主瓣峰值的比值，通常要求低于 -20 dB 至 -40 dB。副瓣由幅度加权（如泰勒加权、切比雪夫加权）决定，但通道幅度/相位误差会抬升副瓣，这是通道一致性验收的核心关注点。
- 半功率波束宽度（HPBW）： 主瓣增益下降 3 dB 处的角度宽度。对于均匀分布线阵，HPBW ≈ 0.886λ / (N·d)（弧度）。波束宽度决定了角度分辨力，阵列越大、波束越窄。
- 扫描损耗与波束展宽： 当波束扫描到 θ₀ 时，有效口径面积按 cos(θ₀) 缩减，增益下降约 1/cos(θ₀)，波束宽度按 1/cos(θ₀) 展宽。这是相控阵固有的物理限制，版图设计无法消除，但可以通过过采样阵元布局缓解。
2.5 案例拆解：某 X 波段 8×8 相控阵子阵的版图设计权衡
为将上述原理落实到工程实践，以下以一个 X 波段（9.6 GHz，λ≈31.25 mm）8×8 矩形栅格子阵为例，说明版图设计中的关键决策过程。
背景与约束： 该子阵用于某机载火控雷达，要求最大扫描角 ±60°，副瓣电平 ≤ -25 dB（泰勒加权，nbar=4），通道幅度一致性 ≤ ±0.5 dB，相位一致性 ≤ ±5°。版图面积限制为 120 mm × 120 mm，采用 12 层混压 PCB（含射频、数字、电源层）。
初始设计参数：
- 阵元间距：根据扫描角约束，d ≤ 31.25 / (1 + sin60°) ≈ 16.7 mm，取 d = 15 mm（约 0.48λ），留有余量。
- 阵元形式：微带贴片天线，单元增益约 6 dBi。
- 馈电网络：采用 1 分 64 的等功分带状线网络，各通道相位延迟线长度按几何位置计算。
分析判断过程： 在初步版图布局后，发现边缘阵元与中心阵元的馈线长度差达 45 mm（约 1.44λ），若直接采用等长布线，版图面积将超出限制。因此改为采用“蛇形延迟线补偿 + 移相器预置相位”的方案：在版图上将馈线长度差控制在 ±2 mm 以内（对应相位误差 ±23°），剩余误差由 6-bit 移相器在出厂校准阶段补偿。
实际操作步骤：
- 在 HFSS 中建立 8×8 阵列模型，提取各单元的有源单元方向图（Active Element Pattern），确认互耦影响。
- 在版图工具（Altium Designer / Cadence）中完成射频走线，使用阻抗控制（50Ω 带状线），并添加等长约束规则。
- 对馈电网络进行无源仿真，提取各端口 S 参数，计算幅度/相位误差分布。
- 将仿真得到的幅度/相位误差代入 MATLAB 阵列综合工具，评估副瓣恶化程度。结果显示，未校准时副瓣从 -25 dB 恶化至 -18.7 dB，超出指标。
- 设计通道校准方案：在每通道功放后级加入耦合器，通过近场测试提取各通道幅度/相位，生成校准码表。
结果对比： 经过校准后，实测副瓣电平为 -24.2 dB，增益为 24.8 dBi（理论值 25.3 dBi），波束宽度为 12.5°（理论值 12.1°）。通道幅度一致性提升至 ±0.3 dB，相位一致性提升至 ±3.2°。代价是增加了约 15% 的版图面积用于校准电路和延迟线。
复盘经验： 版图设计阶段必须预留校准通道和测试点，否则后期调试将面临拆板风险。同时，蛇形延迟线的弯折半径应不小于 3 倍线宽，以避免不连续性反射。
2.6 常见误区与总结复盘
在相控阵基础设计中，工程师常陷入以下误区，需要特别警惕：
- 误区一：只关注阵元间距，忽略互耦。 互耦会导致单元方向图畸变，尤其在扫描角较大时，有源反射系数会急剧恶化。建议在版图设计初期就进行全波仿真，而不是等到后期测试才发现问题。
- 误区二：将通道幅度/相位误差指标平均分配。 实际上，边缘通道的误差对副瓣影响小于中心通道，应按照泰勒加权或切比雪夫加权的电流分布来分配误差预算。
- 误区三：忽略移相器的量化误差。 6-bit 移相器理论量化副瓣约为 -32 dB，但若与通道误差叠加，可能抬高至 -25 dB 以上。在版图设计时应尽量使用高比特移相器或采用相位抖动技术。
- 误区四：波束宽度与增益的权衡不当。 有些设计为了追求窄波束而盲目增大阵列尺寸，但忽略了扫描损耗和成本。应根据系统探测需求，合理选择阵列口径。