3、版图设计基础：版图层次、设计规则、寄生效应、电磁兼容基本概念
LNA（低噪声放大器）版图设计是连接原理图与实际芯片性能的关键桥梁。在深亚微米工艺下，版图引入的寄生参数、耦合路径和衬底噪声往往成为限制LNA噪声系数与线性度的主导因素。本章聚焦版图设计的四个核心支柱：版图层次（Layer Stack）、设计规则（Design Rule）、寄生效应（Parasitic Effect）与电磁兼容（EMC）基本概念，为后续章节的电源去耦与噪声隔离打下物理实现基础。
3.1 版图层次结构与物理实现
LNA版图设计首先需要理解工艺提供的所有物理层次及其电气属性。以典型的0.18μm RF CMOS工艺为例，版图层次包括：有源区（Active）定义晶体管沟道；多晶硅栅（Poly）形成栅极；N阱/P阱提供衬底偏置与隔离；金属层（M1-M6）用于互连，其中顶层金属（M5/M6）通常厚度较大，适合绕制片上电感；通孔（Via）连接相邻金属层；接触孔（Contact）连接有源区与M1。此外还有电阻层（如高阻多晶硅）和MIM电容层。
在LNA设计中，层次选择直接影响性能：
- 电感绕制：必须使用顶层厚金属以降低串联电阻，提升品质因数Q值。若使用底层金属，寄生电阻可能使电感Q值从15降至5以下，直接恶化LNA噪声系数。
- 关键信号走线：输入匹配网络和栅极走线应尽量短且宽，减少寄生电阻和电感。栅极走线过长会引入额外相位延迟，可能导致稳定性问题。
- 接地层次：使用大面积底层金属（M1/M2）作为地平面，为射频电流提供低阻抗回流路径，同时起到屏蔽衬底噪声的作用。
3.2 设计规则检查（DRC）与可靠性规则
设计规则是工艺厂为保证可制造性和良率而设定的几何约束。LNA版图必须通过完整的DRC验证，否则无法流片。关键规则包括：
| 规则类别 | 典型值（0.18μm） | 对LNA的影响 |
|---|---|---|
| 最小线宽 | 0.18μm（Poly/Metal） | 决定晶体管尺寸和走线电阻 |
| 最小间距 | 0.2μm（同层金属） | 影响耦合电容和串扰 |
| 金属密度 | 30%-70% | 密度不足需添加dummy金属，可能引入额外寄生 |
| 天线规则 | 累积面积比 < 1000 | 防止等离子体损伤栅氧化层 |
| 阱接触间距 | ≤ 20μm | 防止Latch-up，保证衬底电位稳定 |
操作流程：在完成LNA版图绘制后，依次执行以下步骤：
- 运行DRC检查几何规则，修复所有违反项（如间距不足、密度超标）。
- 运行天线规则检查，对连接到栅极的长走线添加跳线（改变金属层）或二极管保护。
- 运行Latch-up检查，确保NMOS/PMOS周围有足够的阱接触和衬底接触。
- 执行电迁移（EM）检查，确认电源/地走线宽度能承受直流和射频电流。
3.3 寄生效应分析与建模
寄生效应是版图设计对电路性能影响最直接的体现。LNA中的寄生主要包括：
- 寄生电阻：金属走线电阻、通孔电阻、多晶硅电阻。对于源极电感退化结构的LNA，源极到地的寄生电感（包括通孔和走线）会显著影响输入匹配和噪声系数。
- 寄生电容：金属-衬底电容、金属-金属耦合电容、晶体管交叠电容。栅极寄生电容会降低截止频率fT，输入焊盘电容会偏移匹配频率。
- 寄生电感：键合线电感（封装级）、片上走线电感。在2GHz以上，走线电感不可忽略。
- 衬底耦合：通过衬底电阻和电容耦合的数字噪声、电源噪声，是LNA最头疼的干扰源。
① 输入匹配网络的S11是否偏移超过5%；
② 噪声系数NF是否恶化超过0.3dB；
③ 稳定性因子K是否仍大于1.5（留有余量）。
若以上指标超标，需定位是哪个寄生参数主导，并针对性优化版图。
3.4 电磁兼容（EMC）基本概念与版图策略
EMC包含电磁干扰（EMI）和电磁敏感度（EMS）两方面。在LNA版图中，我们主要关注：
- 电源/地弹噪声：当数字电路或输出级开关时，电流突变在电源走线电感上产生压降，形成地弹。LNA的偏置电路若与数字电路共用电源走线，噪声会通过偏置点调制LNA增益。
- 衬底噪声传播：数字噪声通过衬底注入到LNA的敏感节点。隔离方法包括：使用保护环（Guard Ring）、深N阱隔离、以及将LNA放置在远离数字模块的角落。
- 辐射耦合：片上电感之间的磁耦合会形成意外反馈。两个电感应保持足够距离（通常≥3倍电感直径）或正交放置。
① 检查PEX提取的寄生电容，发现输入匹配电感Lg下方有M1地平面，形成约80fF寄生电容，导致谐振频率偏移。
② 修改方案：将Lg下方的M1地平面挖空（形成“地平面开口”），寄生电容降至15fF。
③ 同时，在LNA电源引脚处增加去耦电容（2pF MIM电容），并将去耦电容的地端通过多个通孔直接连接到衬底接触，缩短回流路径。
④ 结果：NF恢复至接近前仿真值，且电源噪声抑制改善12dB。
3.5 常见误区与设计复盘
| 误区 | 后果 | 正确做法 |
|---|---|---|
| 过度追求最小面积 | 走线过窄导致电阻增大，Q值下降 | 关键射频走线加宽至3-5倍最小线宽 |
| 忽略衬底接触密度 | 衬底电位浮动，LNA增益不稳定 | 在NMOS周围每20μm放置一个衬底接触 |
| 地平面不完整 | 回流路径绕行，产生共模辐射 | 确保信号走线下方有连续地平面 |
| 去耦电容离负载太远 | 去耦效果差，电源噪声耦合 | 去耦电容紧邻负载放置，使用多个通孔接地 |
总结复盘：LNA版图设计是“细节决定成败”的典型领域。版图层次决定寄生基准，设计规则保证可制造性，寄生效应量化性能损失，EMC策略确保系统级鲁棒性。设计者应在原理图设计阶段就规划版图布局，而不是等版图完成后再补救。建议在项目初期建立版图-电路协同设计流程：先预估寄生参数，在原理图中预留调谐余量（如可变电容），版图完成后通过后仿真迭代优化。