3、收发隔离概念与重要性
在射频前端设计中，收发隔离（Tx-Rx Isolation）是决定系统能否稳定工作的核心指标之一。它描述的是发射链路输出信号对接收链路输入端口的泄漏抑制能力，通常以dB为单位。对于采用频分双工（FDD）或时分双工（TDD）体制的无线系统，收发隔离不足会直接导致接收机灵敏度恶化、阻塞、互调干扰甚至自激振荡。本章将从定义出发，剖析典型收发系统架构中的隔离瓶颈，并定量分析隔离不足引发的性能退化机制。
3.1 收发隔离的定义与本质
收发隔离在工程上定义为：发射机输出端口到接收机输入端口之间的信号衰减量，即 隔离度(dB) = PTx_out - PRx_in（同一频率或工作频带内）。它并非单一器件的参数，而是整个射频前端系统级的综合指标，取决于双工器/开关的隔离度、天线间的空间隔离、PCB布局布线、屏蔽腔体设计以及电源/地平面的去耦效果。
从信号与系统角度看，收发隔离的本质是干扰抑制能力。发射信号功率通常为+20dBm至+33dBm（0.1W~2W），而接收机灵敏度要求达到-100dBm甚至更低。若收发隔离度仅为30dB，则泄漏到接收端的发射信号功率为-10dBm~+3dBm，这远超接收链路的线性动态范围，必然导致LNA饱和或阻塞。
| 系统类型 | 发射功率 | 接收灵敏度 | 所需最小隔离度 |
|---|---|---|---|
| FDD-LTE手机 | +23dBm | -100dBm | >50dB（含双工器+天线隔离） |
| TDD基站 | +33dBm | -110dBm | >60dB（开关隔离+时序） |
| 雷达收发组件 | +40dBm | -90dBm | >70dB（环行器+开关） |
3.2 典型收发系统架构中的隔离瓶颈
不同架构的收发系统，其隔离瓶颈位置截然不同。理解这些瓶颈是进行版图设计的前提。
- FDD系统（频分双工）：发射和接收同时工作，依靠双工器（Duplexer）的频率选择性实现隔离。双工器Tx-Rx隔离度通常为45~55dB，但受限于封装尺寸和温度漂移，实际隔离度可能降至40dB以下。版图设计中，双工器下方必须保证完整接地，且Tx走线与Rx走线不得平行靠近。
- TDD系统（时分双工）：发射和接收分时工作，依靠高隔离开关（如PIN二极管或FET开关）实现隔离。开关隔离度可达60dB以上，但开关切换瞬间的瞬态泄漏和电源毛刺会成为新的干扰源。版图需特别注意开关控制信号的去耦和时序配合。
- 同频同时系统（如雷达）：依赖环行器（Circulator）和天线反射系数。环行器隔离度典型值为20~25dB，若天线驻波比恶化，反射功率会直接进入接收机。此时版图必须考虑天线端口与接收端口的空间隔离，以及环行器端口的吸收负载设计。
3.3 隔离不足导致的性能退化机制
隔离不足并非简单地“信号串扰”，它会引发一系列连锁反应，最终导致系统性能崩溃。以下按严重程度递增的顺序分析。
3.3.1 接收灵敏度恶化（噪声底抬高）
发射信号泄漏到接收端后，即使未使LNA饱和，其相位噪声也会叠加在接收信号上。假设发射信号为+23dBm，隔离度为40dB，则泄漏功率为-17dBm。若发射本振相位噪声在接收频偏处为-150dBc/Hz，则泄漏信号的噪声密度为-167dBm/Hz，远高于接收机底噪-174dBm/Hz，导致灵敏度损失超过7dB。
3.3.2 阻塞与线性度压缩
当泄漏功率超过LNA的输入1dB压缩点（通常为-10dBm~0dBm）时，LNA进入非线性区，增益下降，噪声系数恶化。更严重的是，强泄漏信号会与接收频带内的弱信号产生互调产物。例如，两个泄漏信号f1和f2的三阶互调分量2f1-f2若落入接收频带，将直接抬高噪声底。
3.3.3 自激振荡
当收发隔离度低于LNA的反向增益与天线反射系数的乘积时，系统可能形成正反馈回路。例如，LNA增益为20dB，双工器隔离度为25dB，天线反射系数为-10dB，则环路增益为20-25-10=-15dB，尚不会自激。但若隔离度降至15dB，环路增益变为-5dB，加上PCB走线耦合，极易在特定频率点形成振荡。自激的典型表现是接收频谱出现“毛刺”或底噪异常抬高。
3.4 案例拆解：某TDD基站收发隔离不足的排障过程
某TDD基站项目在实验室测试时发现接收灵敏度比指标低12dB，且频谱仪上出现间隔约5MHz的周期性毛刺。以下是完整的排障闭环。
背景与约束：该基站工作于2.6GHz，发射功率+33dBm，接收灵敏度要求-110dBm。PCB为8层板，尺寸320mm×220mm，收发链路分居板卡两侧，中间为数字中频电路。双工器采用高隔离开关方案，标称隔离度65dB。
初始现象：接收灵敏度实测-98dBm，且毛刺频率随发射功率增大而增高。初步判断为发射泄漏导致。
关键数据：
- 发射功率：+33dBm
- 开关隔离度实测：58dB（低于标称值7dB）
- LNA输入1dB压缩点：-5dBm
- 泄漏功率计算：33 - 58 = -25dBm（未超过压缩点，但接近）
- 频谱毛刺间隔：5MHz，与开关电源频率一致
分析判断：开关隔离度不足导致-25dBm泄漏，虽未使LNA饱和，但泄漏信号经LNA非线性产生互调，与开关电源的5MHz纹波混频，形成毛刺。进一步检查发现，开关控制信号走线穿越了LNA输入区域，且开关电源去耦电容距离过远。
实际操作步骤：
- 将开关控制信号走线从LNA输入区域移开，改为板边布线，并增加地孔屏蔽。
- 在开关电源输出端增加100pF和10nF并联去耦电容，靠近开关引脚放置。
- 在LNA输入端增加π型匹配网络，将输入回波损耗从-8dB优化至-15dB，减少反射。
- 在双工器开关下方增加接地过孔阵列，改善接地电感。
结果对比：改进后，开关隔离度提升至63dB，泄漏功率降至-30dBm，毛刺消失，接收灵敏度恢复至-109dBm，接近指标要求。代价是PCB面积增加约8%，但换来了系统稳定性。
复盘经验：收发隔离问题往往不是单一因素，而是多个薄弱环节叠加。本案中开关隔离度不足是主因，但控制信号串扰和电源纹波是放大器。排障时应先测隔离度，再查耦合路径，最后优化匹配。
3.5 常见误区与设计复盘
在收发隔离设计中，工程师常陷入以下误区，需特别警惕。
- 误区一：只关注双工器/开关的标称隔离度。实际隔离度受PCB寄生、封装、温度影响，必须预留至少5dB余量。
- 误区二：忽略电源/地平面的公共阻抗耦合。发射大电流在接地平面产生的压降，会通过LNA的接地引脚耦合进接收链路。建议收发链路使用独立的地平面分区，并在单点汇合。
- 误区三：屏蔽腔体设计不当。屏蔽腔体若与PCB接地不良，反而会成为谐振腔，加剧耦合。屏蔽盖与PCB之间应每隔λ/20（工作频率）放置接地弹簧。
- 误区四：认为TDD系统不需要高隔离。虽然收发分时，但开关切换瞬间的泄漏和残余功率同样会干扰接收，且TDD系统的瞬态响应更难排查。