3、PA版图设计基础：版图布局对线性度的影响

功率放大器（PA）的线性度不仅取决于晶体管工艺、电路拓扑和偏置条件，更与物理版图（Layout）的实现质量密切相关。在射频前端设计中，版图是连接原理图与真实硅片之间的桥梁，寄生效应、地回路、电源去耦和信号走线等物理实现细节，会直接改变晶体管的实际工作点、阻抗匹配状态和信号完整性，最终表现为AM-AM失真、AM-PM失真以及相邻信道功率比（ACPR）的恶化。本章从版图设计的核心矛盾出发，系统拆解影响线性度的关键设计要点，并结合实际案例给出可落地的设计规则与复盘方法。

3.1 寄生效应：版图隐藏的“线性度杀手”

核心原理

在PA版图中，寄生效应主要来源于互连金属的电阻、电容和电感，以及晶体管本身固有的寄生参数。这些寄生元件在射频频率下会形成额外的阻抗网络，改变晶体管的负载线（Load-line）和源阻抗，导致增益压缩点提前、相位失真加剧。例如，栅极寄生电阻会与栅源电容（Cgs）形成低通滤波器，降低高频增益；漏极寄生电感则与输出电容（Cds）谐振，在特定频率产生阻抗峰，恶化AM-PM失真。版图设计的目标不是消除寄生——这在物理上不可能——而是通过合理的布局和布线，将寄生效应控制在可接受的范围内，并使其对线性度的影响最小化。

判断方法与操作流程

评估寄生效应的影响，需要结合电磁（EM）仿真和实际测试数据。具体操作流程如下：

1. 提取寄生参数：使用PDK提供的RC提取工具或EM仿真器（如HFSS、EMX）对版图进行寄生参数提取，生成包含寄生元件的网表。
2. 对比仿真：将提取后的网表与理想原理图进行对比仿真，观察增益、P1dB、IMD3等指标的变化量。
3. 定位关键寄生：通过灵敏度分析，找出对线性度影响最大的寄生元件（通常是栅极电阻、漏极电感和反馈电容）。
4. 优化迭代：针对关键寄生，调整版图布局（如加宽金属走线、增加过孔数量、缩短信号路径）后重新提取和仿真。

案例拆解：栅极寄生电阻导致的ACPR恶化

某5G PA设计在28GHz频段测试时，ACPR指标比仿真值恶化约3dB。初步排查发现，版图中栅极采用单层金属连接，且走线宽度仅2μm，导致栅极寄生电阻Rg达到约15Ω。该电阻与Cgs（约0.8pF）形成截止频率约13GHz的低通滤波器，在28GHz处引入约2dB的增益衰减和明显的相位偏移。通过将栅极连接改为双层金属并联，并将走线宽度增加到6μm，Rg降至4Ω以下，ACPR改善至目标值以内。此案例说明，高频PA版图中，栅极金属的电阻控制是线性度设计的关键。

3.2 地回路设计：稳定参考电位的基石

核心原理

地回路是PA版图中最容易被忽视却又至关重要的部分。理想情况下，地平面应提供零阻抗的参考电位，但实际版图中，地电流流经有限的金属电阻和电感，会产生地弹（Ground Bounce）和共模干扰。对于PA而言，大信号工作状态下，功率级的地电流可达数百毫安甚至安培级，地回路阻抗上的压降会直接调制晶体管的源极电位，导致偏置点漂移，进而产生严重的AM-AM失真。此外，地回路与信号回路之间的耦合还会引入反馈，影响稳定性和线性度。

判断方法与设计要点

地回路设计的关键在于控制回流路径的阻抗和面积。以下是判断和设计的核心要点：

• 单点接地 vs 多点接地：低频电路常用单点接地避免地环路，但射频PA应使用多点接地，通过过孔阵列将各模块的地连接到完整的地平面，降低回流阻抗。
• 地平面完整性：确保功率级、驱动级和偏置电路的地平面连续，避免被信号走线或电源走线分割。若必须分割，应在分割处添加桥接电容。
• 过孔阵列：晶体管源极、去耦电容接地端应使用多个过孔并联，减小过孔电感和电阻。通常建议每平方毫米至少布置4-6个过孔。
• 回流路径隔离：功率级的强电流回流路径应与敏感的控制电路、偏置电路隔离，避免共享同一段地线。

实战场景：地弹导致的偏置点漂移

一款用于Wi-Fi 7的PA在连续波测试时，输出功率从20dBm增加到25dBm，增益出现约1.5dB的异常膨胀（负增益压缩）。分析发现，功率级地电流在回流路径上产生了约80mV的峰值电压降，该电压叠加在源极电阻上，等效降低了栅源电压Vgs，导致静态工作点向线性区偏移。通过在功率级晶体管源极下方增加4×4过孔阵列，并将地平面加宽至50μm，地弹电压降至15mV以下，增益膨胀现象消失。此案例表明，地回路阻抗控制直接关系到PA在大信号下的线性度表现。

3.3 电源去耦：为PA提供“干净”的供电环境

核心原理

PA的电源网络不仅要提供直流偏置，还要在射频信号周期内维持稳定的电压。当PA工作在饱和区附近时，漏极电流随输入信号变化剧烈，电源网络上的寄生电感会阻碍电流的瞬时变化，导致漏极电压Vdd出现波动。这种波动会通过晶体管的输出电导调制射频信号，产生交调失真。电源去耦的核心思想是：在靠近PA漏极和栅极偏置点处，放置低阻抗的去耦电容，为高频电流提供就近的回流路径，从而稳定电源电压。

操作流程与电容选择

电源去耦设计应遵循“分级去耦、就近放置”的原则。具体流程如下：

1. 确定去耦频段：根据PA的工作频率和信号带宽，确定需要去耦的频段范围（通常从几十kHz到几GHz）。
2. 选择电容组合：使用不同容值的电容并联，覆盖宽频段。例如，100pF电容用于射频去耦，10nF用于中频去耦，1μF用于低频稳定。
3. 布局放置：小容值电容应最靠近PA的电源引脚，大容值电容可稍远。电容的接地端应直接连接到地平面，避免长走线引入额外电感。
4. 仿真验证：使用电源完整性（PI）仿真工具，检查电源网络的阻抗曲线，确保在目标频段内阻抗低于目标值（通常小于1Ω）。

案例拆解：去耦不足引发的低频记忆效应

在测试一款多载波PA时，发现双音测试的IMD3随音调间隔变化明显，间隔从1MHz变为10MHz时，IMD3恶化约4dB。这是典型的低频记忆效应，源于电源去耦不足。分析发现，版图中仅放置了100pF的射频去耦电容，缺少中频和低频去耦电容。当音调间隔增大时，包络频率升高，电源网络阻抗增大，导致Vdd波动加剧。在版图中补充了1nF和10nF电容后，IMD3随间隔的变化降至1dB以内。此案例说明，电源去耦必须覆盖完整的包络带宽，而不仅仅是射频载波频率。

3.4 信号走线：守护信号完整性的最后防线

核心原理

信号走线是版图中连接晶体管、匹配网络和焊盘的物理通道。走线的电阻、电感和寄生电容会改变信号传输的相位和幅度，影响匹配网络的Q值和中心频率。对于PA而言，输入和输出走线的不对称会导致差分信号不平衡，产生偶次谐波；走线之间的耦合则会造成信号串扰，增加交调失真。此外，走线的阻抗不连续会产生反射，在PA输出端形成驻波，加剧电压应力，影响可靠性和线性度。

判断方法与设计规则

信号走线设计应遵循以下规则：

• 走线宽度：根据电流密度和阻抗要求确定。功率走线应足够宽以承受大电流，同时控制电阻压降；信号走线则需匹配特征阻抗（如50Ω）。
• 走线长度：尽量缩短关键信号路径，减少寄生电感和相位延迟。对于差分对，两条走线应保持等长，避免相位失配。
• 层间切换：使用过孔切换金属层时，应添加回流过孔，确保回流路径连续。避免信号走线跨越分割的地平面。
• 屏蔽与隔离：敏感信号（如栅极偏置）应与大信号走线（如漏极输出）保持距离，必要时插入接地屏蔽线。

实战场景：走线耦合导致的IMD3不对称

一款用于基站的多级PA在测试时，发现上边带和下边带的IMD3不对称，差值约2dB。通过电磁场仿真分析，发现驱动级输出走线与功率级输入走线在版图中平行走线长度约300μm，间距仅5μm，形成了约0.15pF的耦合电容。该电容引入了额外的反馈路径，导致上下边带的增益不对称。将两条走线改为垂直方向布线，并增加间距至15μm，IMD3不对称现象消失。此案例表明，走线耦合是版图设计中容易被忽略的线性度影响因素。