课程导入：RFIC片上电感的重要性、Q值与SRF的基本概念
在射频集成电路（RFIC）设计中，片上电感（On-Chip Inductor）是最基础也最“昂贵”的无源器件之一。无论是低噪声放大器（LNA）的输入匹配网络、压控振荡器（VCO）的LC谐振腔，还是功率放大器（PA）的输出匹配与扼流圈，片上电感的性能直接决定了电路的增益、噪声、功耗与工作频率上限。与理想电感不同，CMOS工艺中的片上螺旋电感受限于金属损耗、衬底涡流和寄生电容，呈现出明显的频变特性。理解品质因数（Q值）与自谐振频率（SRF）的物理本质，是进行版图参数优化的前提。本章作为全课程的导入，将系统梳理片上电感在RFIC中的角色、Q值与SRF的定义及其工程意义，并给出课程的整体学习框架。
1.1 片上电感在RFIC中的核心地位
射频前端电路的设计本质上是“有源器件+无源网络”的协同优化。在GHz频段，集总参数的电感电容（LC）网络取代了传输线成为阻抗匹配、谐振选频和信号耦合的主要手段。片上电感之所以不可替代，源于三个层面的需求：阻抗变换（将晶体管的高阻抗变换到50Ω系统）、谐振选频（在VCO和滤波器中选择特定频率）、直流馈电与射频扼流（在PA中隔离直流偏置与射频信号）。以5GHz的LNA为例，输入匹配网络中的电感若Q值从15提升到25，噪声系数可改善约0.3~0.5dB，功耗可降低10%~15%。
然而，片上电感的实现代价极高。在标准CMOS工艺中，顶层金属厚度通常只有2~4μm，电阻率比键合线高两个数量级；衬底电阻率约10~20Ω·cm，在高频下会感应出显著的涡流损耗。这些物理限制使得片上电感的Q值通常在5~30之间，远低于分立电感（Q>50）。因此，版图参数优化是RFIC设计中“用面积换性能”的关键环节，也是本课程要解决的核心问题。
1.2 Q值的物理定义与工程意义
品质因数Q值描述的是电感储能与耗能之比。在频域中，Q值定义为：
Q(ω) = 2π × (峰值储能) / (每周期耗能) = ωL / R_eff(ω)其中R_eff是等效串联电阻，包含了金属直流电阻、趋肤效应电阻、邻近效应电阻以及衬底耦合损耗的折算值。值得注意的是，Q值并非常数，而是频率的函数。在低频段，Q值随频率近似线性上升（因为ωL占主导）；当频率接近SRF时，寄生电容开始与电感发生谐振，Q值迅速下降并最终归零。因此，工程上通常关注峰值Q值（Q_max）及其对应的频率（f_Qmax）。
| 损耗来源 | 物理机制 | 频率依赖特性 | 版图优化手段 |
|---|---|---|---|
| 金属直流电阻 | 电子在金属晶格中散射 | 与频率无关 | 增大线宽、采用多层金属并联 |
| 趋肤效应 | 高频电流集中于导体表面 | ∝√f | 使用厚金属层、优化线宽 |
| 邻近效应 | 相邻线圈磁场引起电流重分布 | ∝f² | 增大线圈间距、优化几何形状 |
| 衬底涡流损耗 | 交变磁场在低阻衬底感应涡流 | ∝f² | 添加图案化地屏蔽、使用高阻衬底 |
| 寄生电容耦合 | 线圈与衬底/金属层间寄生电容 | ∝f | 减小线圈面积、优化金属层选择 |
从电路设计角度看，Q值直接影响三个关键指标：谐振电路的3dB带宽（BW = f₀/Q）、VCO的相位噪声（相位噪声与1/Q²成正比）、LNA的噪声系数（电感损耗直接贡献噪声）。例如，在5.8GHz的VCO设计中，将谐振电感Q值从10提升到20，相位噪声可改善约6dB，这相当于将振荡器功耗降低一半。
1.3 自谐振频率SRF的物理本质
自谐振频率SRF是片上电感的另一个关键参数，它由电感自身的寄生电容决定。片上螺旋电感与衬底之间、线圈各匝之间、以及不同金属层之间都存在寄生电容。当频率升高时，这些寄生电容与电感L发生并联谐振，使得器件在SRF以上呈现容性阻抗。SRF的近似表达式为：
SRF ≈ 1 / (2π√(L × C_parasitic))其中C_parasitic是等效并联寄生电容，主要由线圈到衬底的电容C_ox和线圈匝间电容C_metal组成。SRF决定了电感的可用频率上限——在SRF附近，电感值急剧增大、Q值迅速归零，器件失去电感特性。工程上要求工作频率f₀ ≤ SRF/2~3，以确保电感值稳定且Q值处于上升区间。
理解SRF的物理来源对版图优化至关重要。例如，采用顶层厚金属可以减小金属电阻，但顶层金属距离衬底较远，会增大C_ox吗？实际上，顶层金属与衬底之间的距离更大，C_ox反而更小，因此使用顶层金属既能降低电阻又能提高SRF，这也是为什么片上电感几乎总是使用最顶层金属的原因。另一方面，增加线圈圈数N会同时增大L和C_parasitic，但L与N²成正比，C与N近似成正比，因此SRF随圈数增加而下降。
1.4 Q值与SRF的折中关系
Q值与SRF并非独立参数，它们通过版图几何尺寸紧密耦合。增大线圈外径Dout可以增加电感量L，但同时也增大了线圈面积，导致衬底损耗和寄生电容增加，Q值可能下降而SRF必然降低。反之，减小线圈尺寸虽然能提高SRF，但电感量不足，可能需要更多圈数，反而增加了串联电阻。这种“三角约束”（电感量、Q值、SRF三者相互制约）是片上电感设计的核心矛盾。
以一个典型的2.4GHz蓝牙低功耗（BLE）收发机为例，LNA输入匹配电感需要约8nH的电感量。若采用方形螺旋结构，外径200μm、线宽15μm、间距2μm、圈数4.5圈，仿真得到的Q_max约为18（在3.2GHz处），SRF约为9.5GHz。若将圈数增加到6.5圈以获得更大的电感量（12nH），则SRF降至6.8GHz，Q_max降至14。设计者必须根据系统指标权衡：是接受较低的Q值以换取足够的电感量，还是采用额外的电容补偿电路来降低所需电感值。
1.5 课程学习目标与整体框架
本课程共30章，旨在帮助学员建立从物理原理到版图实现、从仿真验证到流片测试的完整知识体系。课程分为五大模块：
- 基础理论模块（第1~6章）：电感物理模型、Q值与SRF的解析计算、损耗机制分析、电磁仿真方法。
- 版图参数优化模块（第7~15章）：线圈几何参数（外径、线宽、间距、圈数）对性能的影响、屏蔽结构设计、多层金属并联技术、差分电感设计。
- 工艺与建模模块（第16~22章）：不同工艺节点（RF-SOI、GaAs、SiGe）的电感特性、温度效应、工艺角变化、紧凑模型提取。
- 应用电路协同设计模块（第23~27章）：LNA匹配电感、VCO谐振电感、PA扼流电感、滤波器电感的设计实例。
- 测试与验证模块（第28~30章）：片上电感测试结构设计、去嵌入方法、Q值与SRF的实测提取。
通过本课程的学习，学员将能够：（1）准确理解Q值和SRF的物理来源及其频率依赖特性；（2）掌握片上电感版图参数（Dout、W、S、N、层数、屏蔽）对性能的定量影响规律；（3）熟练使用电磁仿真工具进行电感建模与优化；（4）具备根据电路指标（工作频率、所需电感量、Q值目标）快速确定版图初始参数的能力；（5）了解从仿真到流片、再到测试的完整验证流程。
1.6 本章小结与设计流程概览
本章作为课程导入，明确了片上电感在RFIC中的核心地位，阐述了Q值与SRF的物理定义、工程意义及二者的折中关系。需要特别强调的是，片上电感设计不是孤立的电磁问题，而是与电路拓扑、工艺特性、系统指标紧密耦合的系统工程。一个优秀的RFIC设计师，应当能够在电路架构确定后，快速估算所需电感的Q值下限和SRF上限，并据此指导版图设计。
在后续章节中，我们将逐一深入探讨每个版图参数的影响机理。下表给出了一个典型的设计启动流程，帮助学员建立全局视角：
| 步骤 | 设计任务 | 关键输入 | 输出 | 涉及章节 |
|---|---|---|---|---|
| 1 | 确定电路拓扑与电感需求 | 系统指标（频率、增益、噪声） | 电感值L、Q_min、SRF_min | 第1~2章 |
| 2 | 选择工艺与金属层 | 工艺文件、金属厚度、衬底电阻率 | 金属层选择、厚度方案 | 第3~4章 |
| 3 | 初步版图参数估算 | L目标值、工艺参数 | Dout、W、S、N初始值 | 第7~9章 |
| 4 | 电磁仿真验证 | 版图GDS、工艺堆叠 | L(f)、Q(f)、SRF曲线 | 第5~6章 |
| 5 | 参数迭代优化 | 仿真结果与目标对比 | 优化后的版图参数 | 第10~15章 |
| 6 | 电路协同仿真 | 电感模型+有源电路 | 电路性能指标 | 第23~27章 |
| 7 | 流片与测试验证 | 测试结构、探针台 | 实测L、Q、SRF | 第28~30章 |
最后需要指出的是，片上电感设计中的许多“经验法则”都有其特定的工艺和频段适用范围。例如，“线宽取20μm最优”这一规则在0.18μm CMOS的2.4GHz频段成立，但在28nm工艺的28GHz频段可能完全不适用。因此，本课程强调从物理机制出发理解设计规律，而非机械记忆参数推荐值。只有掌握了Q值和SRF背后的损耗与寄生机制，才能在面对新工艺、新频段时快速找到最优的版图参数组合。