2、RFIC收发链路基础：收发机架构、关键模块及其在版图中的布局特点
射频收发机是无线通信系统的核心，其性能直接决定了通信质量、功耗和成本。在深入讨论版图隔离度与耦合路径之前，必须先建立对收发机架构和关键模块的清晰认知。本章将系统梳理超外差、零中频等主流收发机架构的优缺点，剖析LNA、Mixer、PA、VCO等核心模块的功能与设计约束，并重点阐述这些模块在芯片版图中的物理布局特点——因为版图布局不仅是“画图”，更是对电磁场、热分布、电源完整性和信号完整性的综合权衡。理解这些基础，是后续分析隔离度问题和耦合路径的前提。
2.1 收发机架构演进与选型
收发机架构决定了信号处理的路径、模块数量以及版图布局的基本框架。目前主流架构包括超外差、零中频（直接变频）和近年兴起的数字射频架构。每种架构在版图布局上都有截然不同的约束条件。
2.1.1 超外差架构
超外差架构通过两次或多次频率变换，将射频信号逐步搬移到中频（IF）再进行处理。其核心优势在于：中频固定后，信道选择滤波器的Q值要求大幅降低，容易实现高选择性和高灵敏度。然而，这种架构需要镜像抑制滤波器、中频滤波器等多个片外元件，且存在镜像干扰问题。在版图布局上，超外差架构的收发链路被中频滤波器分隔，射频前端与中频后端之间需要良好的屏蔽和隔离，通常采用双列布局或L形布局，将射频部分与中频部分物理分离。
2.1.2 零中频架构
零中频（ZIF）架构直接将射频信号下变频到基带，省去了中频级。其最大优势是无需片外镜像滤波器和中频滤波器，系统集成度极高，成本低、功耗小。但代价是引入了直流失调、I/Q失配、偶次谐波失真和闪烁噪声等问题。从版图角度看，零中频架构的收发链路在版图上高度集中，LNA、Mixer、基带放大器等模块紧密排列，这反而加剧了衬底耦合和电源干扰问题。因此，零中频架构的版图设计必须特别重视隔离环、深N阱隔离和电源去耦。
2.1.3 架构对比与选型
| 架构类型 | 集成度 | 功耗 | 性能 | 版图复杂度 | 典型应用 |
|---|---|---|---|---|---|
| 超外差 | 低（需片外滤波器） | 高 | 最优（高选择性） | 中（需分区隔离） | 基站、高端测试设备 |
| 零中频 | 高（全集成） | 低 | 良好（需校准） | 高（隔离要求严苛） | 手机SoC、IoT芯片 |
| 数字射频 | 极高 | 中 | 受限于ADC/DAC | 极高（数模混合） | 软件定义无线电 |
2.2 关键模块功能与版图布局特点
收发链路中的每个模块都有其独特的电气特性和版图需求。理解这些模块的“性格”是做好版图布局的第一步。
2.2.1 LNA（低噪声放大器）
LNA位于接收链路最前端，其噪声系数直接决定了整个接收机的灵敏度。LNA通常工作在强增益、低噪声状态，对电源噪声和衬底噪声极其敏感。在版图布局上，LNA必须放置在距离天线焊盘（PAD）最近的位置，以减少输入走线损耗。同时，LNA周围需要设置独立的保护环（Guard Ring），并采用深N阱隔离，防止数字电路和PA的噪声通过衬底耦合进来。LNA的输入匹配网络应尽量紧凑，避免长走线引入额外寄生电感。
2.2.2 Mixer（混频器）
Mixer实现频率搬移，其线性度和噪声性能直接影响接收机的动态范围。Mixer的版图布局需要特别注意本振（LO）端口与射频（RF）端口之间的隔离。LO信号幅度大、频率高，极易通过衬底或走线耦合到RF端口，形成LO泄漏。在版图设计时，LO走线应与RF走线保持至少3倍线宽的距离，并采用差分走线以抑制共模耦合。Mixer下方通常放置深N阱，并在四周打满接地孔，形成完整的隔离岛。
2.2.3 PA（功率放大器）
PA是发射链路中功耗最大、电流最强的模块，其输出功率可达+30dBm以上。PA的版图布局核心问题是热管理和电源完整性。PA区域需要预留足够的金属层用于大电流走线，通常采用多层金属并联以降低电阻。同时，PA的接地必须单独引出，不能与LNA等敏感模块共用接地路径，否则地弹噪声会严重恶化接收灵敏度。PA与接收模块之间必须设置物理隔离带，宽度建议不小于50μm，并填充接地孔阵列。
2.2.4 VCO（压控振荡器）
VCO产生本振信号，其相位噪声直接影响收发链路的信噪比。VCO对电源噪声极其敏感，尤其是电源纹波和数字开关噪声。在版图布局上，VCO应放置在远离数字电路和PA的区域，最好位于芯片角落。VCO的电源需要独立的LDO供电，并在版图上采用星形布线，避免与其他模块共用电源走线。VCO的电感通常采用片上螺旋电感，其周围需要留出足够的净空区域，避免金属走线形成涡流损耗。
2.2.5 模块布局对比表
| 模块 | 敏感度 | 关键版图需求 | 隔离策略 | 典型面积占比 |
|---|---|---|---|---|
| LNA | 噪声敏感 | 靠近PAD、紧凑匹配 | 保护环+深N阱 | 5-8% |
| Mixer | LO泄漏敏感 | 差分走线、LO/RF分离 | 隔离岛+接地孔 | 8-12% |
| PA | 热/电流敏感 | 多层金属并联、独立地 | 物理隔离带 | 15-25% |
| VCO | 电源噪声敏感 | 独立LDO、星形布线 | 远离数字区 | 5-10% |
2.3 收发链路版图布局的整体策略
在完成各模块的独立设计后，需要将它们有机地组织在芯片版图上。整体布局策略的核心原则是“分区隔离、路径最短、电源分离”。
2.3.1 功能分区原则
将芯片划分为接收区（RX）、发射区（TX）、本振区（LO）和数字区（Digital）四个主要区域。接收区与发射区必须物理分离，中间设置隔离带。本振区应位于接收区和发射区之间，但需通过屏蔽墙隔离。数字区应放置在远离模拟射频模块的角落，避免数字开关噪声通过衬底耦合。
2.3.2 信号流向与走线规划
射频信号走线应尽量短且直，避免直角转弯（采用45°或圆弧过渡）。接收链路信号从LNA到Mixer再到基带，应保持单向流动，避免信号回流路径与输入路径重叠。发射链路从基带到Mixer再到PA，同样需要单向布局。本振信号走线应使用差分对，并与其他信号线保持足够间距。
2.3.3 电源与地规划
电源网络采用星形拓扑，每个模块独立供电，避免串联供电带来的耦合。模拟电源（AVDD）、数字电源（DVDD）和射频电源（RFVDD）必须分开布线，并在芯片外部或内部进行单点连接。地网络同样需要分区，模拟地、数字地、功率地分别独立，最后在芯片焊盘处汇合。
2.4 常见误区与设计复盘
在RFIC版图布局中，工程师常犯以下几类错误，需要特别警惕。
2.4.1 误区一：过度追求面积最小化
为了节省芯片面积，将各模块紧密排列，导致模块间耦合加剧。实际上，RFIC的版图面积往往由隔离需求决定，而非逻辑复杂度。合理的隔离带和净空区域是性能的保障，不应为了面积牺牲性能。
2.4.2 误区二：忽视电源去耦电容的放置
去耦电容必须放置在需要去耦的模块附近，且连接走线要短而宽。如果去耦电容距离模块过远，其等效串联电感会削弱去耦效果。建议在每个模块的电源入口处放置至少两个不同容值的去耦电容（如10pF和100pF），并直接连接到模块的电源引脚。
2.4.3 误区三：本振信号走线过长
本振信号频率高、幅度大，长走线会辐射干扰其他模块。VCO应尽量靠近Mixer放置，本振走线长度控制在200μm以内。若必须长距离传输，应采用差分走线并增加屏蔽地线。
2.4.4 设计复盘清单
- 检查各模块是否按照功能分区放置，隔离带是否足够宽。
- 确认LNA是否靠近天线PAD，输入走线是否最短。
- 验证PA的接地是否独立，是否与LNA共用接地路径。
- 检查VCO电源是否独立，去耦电容是否靠近放置。
- 确认本振走线是否采用差分形式，是否远离敏感信号线。
- 模拟电源、数字电源、射频电源是否分开布线。
- 检查所有保护环是否完整闭合，接地孔是否密集。