3、Load Pull原理：负载牵引的基本原理、等功率圆/等效率圆、源牵引与负载牵引的区别

在射频功率放大器（PA）设计验证中，Load Pull（负载牵引）是连接芯片设计、封装模型与系统级指标的关键实测手段。无论是Doherty架构的峰值支路，还是宽带F类功放的谐波控制，最终都要通过Load Pull确认芯片在目标频段、目标功率下的最佳负载阻抗。本章从阻抗圆图与功率传递的物理本质出发，厘清负载牵引的基本原理、等功率圆/等效率圆的形成逻辑，并系统对比源牵引与负载牵引在测试目的、扫描对象和工程实践中的差异。

3.1 负载牵引的基本原理：从阻抗到功率的映射

负载牵引的核心思想非常直接：在射频频率下，功率放大器的输出功率、效率、增益和线性度不仅取决于晶体管本身的特性，更取决于其输出端所看到的负载阻抗。由于晶体管输出端通常呈现为电流源特性（或受控电流源），负载阻抗的变化会直接改变输出电压摆幅、电流波形以及两者之间的相位关系，从而影响功率传递效率和谐波分量。

在史密斯圆图上，负载牵引将晶体管的输出端阻抗平面（Γ_L）作为扫描变量，在每一个阻抗点测量对应的输出功率、效率、增益等参数，最终形成一组等值线。这些等值线在史密斯圆图上呈现为近似椭圆或圆形的闭合曲线，其中心通常不在史密斯圆图的圆心（50Ω），而是偏向某个特定区域——这个区域就是该晶体管在给定偏置、频率和输入功率下的“最佳工作区”。

实际Load Pull测试系统通常由可调谐阻抗的机械调谐器（如Maury、Focus等品牌）或电子调谐器构成。机械调谐器通过步进电机改变传输线中的探针位置，在史密斯圆图上产生预定的阻抗网格；电子调谐器则利用PIN二极管或变容管实现快速电子扫描。测试时，系统在每一个阻抗点驻留并测量功率、效率、增益、IMD等参数，最终生成完整的等值线图。

3.2 等功率圆与等效率圆：读图与工程判断

等功率圆（Constant Power Contour）和等效率圆（Constant Efficiency Contour）是Load Pull测试结果中最核心的两类图形。理解它们的形状、分布和相互关系，是射频工程师进行匹配网络设计的基础。

对比维度	等功率圆	等效率圆
物理含义	输出功率相等的阻抗点连线	漏极效率（或PAE）相等的阻抗点连线
典型形状	近似椭圆，中心偏向低阻抗区	近似椭圆，中心偏向高阻抗区
最佳点位置	Γ_opt,P 通常靠近史密斯圆图中心偏左	Γ_opt,η 通常比功率最佳点更靠近开路方向
对匹配网络的指导	确定最大功率输出所需的负载阻抗	确定最高效率所需的负载阻抗
工程取舍	功率与效率不可兼得时，取折中区域	效率优先时，牺牲少量功率换取PAE提升

在实际工程中，等功率圆和等效率圆往往并不重合。以GaN HEMT为例，在28V漏极偏置、3.5GHz频率下，等功率圆的中心可能位于Γ_L = 0.45∠-120°，而等效率圆的中心则可能位于Γ_L = 0.55∠-135°。两者之间的重叠区域就是“功率-效率折中区”。设计者需要根据系统指标（如基站PA要求线性度优先，手机PA要求效率优先）在该区域内选择具体的负载阻抗。

3.3 源牵引与负载牵引的区别：测试目的与工程链路

源牵引（Source Pull）与负载牵引（Load Pull）在测试原理上完全对称，但工程目的截然不同。负载牵引关注的是晶体管输出端到负载之间的匹配，直接影响输出功率、效率和线性度；源牵引关注的是信号源到晶体管输入端之间的匹配，主要影响增益、输入回波损耗以及噪声系数（对低噪声放大器而言）。

在功率放大器设计中，源牵引通常用于确定最佳源阻抗Γ_s,opt，使得晶体管在给定输入功率下获得最大增益或最佳线性度。值得注意的是，对于功率放大器，最佳源阻抗并不等于输入共轭匹配阻抗。这是因为功率管在大信号工作下，输入阻抗会随输入功率变化，且存在非线性效应（如Cgd的Miller效应变化），因此需要通过源牵引实测来确定。

1. 测试顺序：工程上通常先做负载牵引，固定Γ_s=50Ω（或系统源阻抗），扫描Γ_L得到等功率圆和等效率圆，确定Γ_L,opt；然后固定Γ_L=Γ_L,opt，扫描Γ_s得到等增益圆，确定Γ_s,opt；最后再以Γ_s,opt为固定值，微调Γ_L进行第二轮负载牵引，验证是否达到系统最优。
2. 迭代收敛：由于源阻抗和负载阻抗之间存在一定的耦合效应（特别是存在反馈电容Cgd时），通常需要2~3轮迭代才能收敛到全局最优。每轮迭代中，阻抗变化幅度应逐渐减小，避免过冲。
3. 谐波牵引：对于F类或逆F类功放，还需要在谐波频率（2f0、3f0）上进行单独的负载牵引，以确定谐波阻抗控制策略。此时基波和谐波的阻抗需要分别调谐，测试系统需要额外的谐波调谐器。

3.4 案例拆解：5G PA驱动级Load Pull验证流程

某5G基站PA驱动级芯片设计完成后，需在片上进行Load Pull验证，目标频段3.4~3.6GHz，目标输出功率P_out=27dBm，PAE≥40%，增益≥15dB。芯片采用0.25μm GaN工艺，漏极偏置Vds=28V，静态电流Idq=80mA。

初始现象：在仿真阶段，负载牵引显示Γ_L,opt = 0.42∠-115°时，P_out=28.2dBm，PAE=43%。但实测Load Pull数据却显示，在相同阻抗点，P_out仅为26.5dBm，PAE=37%。仿真与实测偏差明显。

分析过程：首先检查测试系统校准。使用Through校准件验证系统损耗，发现从调谐器到DUT参考面之间的线缆损耗在3.5GHz处为0.35dB，而仿真模型未包含该损耗。其次，检查DUT的封装寄生参数——该芯片采用QFN封装，引脚电感和键合线电感在3.5GHz处产生约0.8Ω的等效串联阻抗，导致实际到达芯片端面的阻抗与调谐器设定值存在偏差。

操作步骤：

1. 使用校准件对Load Pull系统进行SOLT校准，校准参考面设定为DUT引脚端。
2. 在3.5GHz频点，设置负载牵引扫描网格：Γ_L幅度0.2~0.8，步进0.1；相位0°~360°，步进15°。
3. 固定输入功率P_in=12dBm（对应增益约15dB），扫描Γ_L，记录P_out、PAE、Gain。
4. 将实测等功率圆与仿真等功率圆叠加对比，发现实测圆整体向史密斯圆图开路方向偏移约8°。
5. 在仿真模型中增加封装寄生参数（L_series=0.6nH，C_shunt=0.15pF），重新仿真，结果与实测吻合。

结果对比：修正模型后，仿真与实测的Γ_L,opt偏差从8°缩小到2°以内，P_out偏差从1.7dB缩小到0.3dB，PAE偏差从6%缩小到1.5%。最终在Γ_L=0.45∠-120°处取得P_out=27.3dBm，PAE=41.2%，满足设计指标。

复盘经验：Load Pull测试的精度不仅取决于测试设备，更取决于参考面的定义和校准质量。对于封装芯片，必须将封装寄生参数纳入仿真模型，否则会出现系统性偏差。此外，测试线缆的损耗和相位偏移在毫米波频段尤为显著，建议在测试前使用矢量网络分析仪对测试链路进行全频段表征。

3.5 常见误区与总结复盘

在Load Pull测试与数据解读中，以下误区值得特别注意：

• 误区一：将50Ω系统阻抗直接作为最佳负载。实际功率管的Γ_L,opt通常远离50Ω，直接按50Ω设计匹配网络会损失1~3dB功率和5~10%效率。
• 误区二：忽略输入功率对Load Pull结果的影响。等功率圆和等效率圆会随输入功率变化而移动。在P1dB压缩点附近，最佳负载阻抗会向低阻抗方向移动，因此必须在目标输出功率下进行Load Pull测试。
• 误区三：将等功率圆和等效率圆的中心直接当作匹配目标。中心点代表最大功率或最大效率，但实际系统往往需要折中。应结合系统指标（如ACPR、IMD3）在等值线重叠区域选择阻抗。
• 误区四：忽略谐波阻抗的影响。对于宽带或高效功放，谐波阻抗对效率和波形整形有显著影响。基波Load Pull只能反映基波阻抗的影响，谐波牵引需要单独进行。