2、毫米波基础与天线封装概述：毫米波频段特性、天线封装（AiP）概念、封装类型（Fan-out、2.5D/3D）及典型应用

毫米波天线封装（Antenna-in-Package, AiP）是当前5G毫米波通信、卫星互联网、汽车雷达及太赫兹感知系统中实现射频前端与天线高效集成的核心技术路径。理解毫米波频段的物理特性是设计AiP版图的前提，而掌握不同封装类型（Fan-out、2.5D/3D）的工艺约束与电气行为，则是进行馈线过渡版图优化的基础。本章将从频段特性出发，系统梳理AiP的概念内涵、封装技术分类及典型应用场景，为后续章节的版图设计实战奠定理论与工程基础。

2.1 毫米波频段特性及其对封装设计的约束

2.1.1 核心原理：电磁波行为与电路尺度的剧变

毫米波频段通常指30 GHz至300 GHz的电磁波谱，其中5G NR主要使用n257（26.5-29.5 GHz）、n258（24.25-27.5 GHz）和n260（37-40 GHz）频段，而汽车雷达则集中在77 GHz附近。在空气中，28 GHz对应的自由空间波长为10.7 mm，77 GHz波长仅为3.9 mm。当工作波长缩小至毫米量级时，封装基板上的传输线尺寸、过孔直径、焊盘间距等物理尺寸与波长之比急剧增大，导致电磁场分布对几何公差极为敏感。例如，在28 GHz下，50Ω微带线的线宽在典型低损耗介质（Dk=3.0，Df=0.003）上约为0.35 mm，而在77 GHz时该线宽缩小至约0.12 mm。这意味着版图设计中的任何微小偏差（如蚀刻公差±10 μm）都会引起特征阻抗的显著偏移，进而导致馈线失配和辐射效率下降。

毫米波频段的另一个关键特性是路径损耗随频率平方增长。根据Friis传输公式，自由空间路径损耗在28 GHz下每百米约为88 dB，而在77 GHz下则达到97 dB。这直接决定了AiP必须采用高增益波束赋形架构来补偿链路预算，通常需要16至64个天线单元组成相控阵。每个天线单元都需要独立的馈电网络和移相控制，这对封装内部的布线密度、隔离度和热管理提出了严苛要求。此外，毫米波对材料的介电常数（Dk）和损耗角正切（Df）极为敏感，常规FR-4在10 GHz以上损耗急剧增加，必须选用液晶聚合物（LCP）、聚四氟乙烯（PTFE）或玻璃基板等低损耗材料。

2.1.2 判断方法：频段特性对封装材料与工艺的选择准则

在实际工程中，判断一种封装材料或工艺是否适用于毫米波频段，需要从以下三个维度进行量化评估：

• 介电性能：Dk值决定了传输线尺寸和阻抗，Df值直接影响介质损耗。对于28 GHz以上频段，建议Df < 0.005，Dk公差控制在±0.5%以内。例如，LCP的Dk约为2.9-3.1，Df约为0.002-0.004，是Fan-out封装中常用的天线介质层材料。
• 铜箔粗糙度：铜箔表面粗糙度会导致导体损耗增加，尤其在趋肤深度小于1 μm的毫米波频段。标准电解铜箔的RMS粗糙度约为2-3 μm，而压延铜箔可低至0.4 μm。在77 GHz设计中，必须选用超低粗糙度铜箔，否则馈线损耗可能增加30%以上。
• 层间对准能力：多层封装基板的层间对准精度直接影响过孔和微带线的阻抗连续性。Fan-out工艺的层间对准精度通常在±5 μm以内，而2.5D硅中介层可达到±1 μm，这对于高频段的差分馈线设计至关重要。

下表总结了不同频段对封装设计参数的具体要求，可作为方案选型的快速参考：

2.1.3 案例拆解：28 GHz AiP材料选型失误的教训

某5G毫米波小站模块在初始设计时，为了降低成本选用了Df=0.008的改性环氧树脂基板。在单天线单元测试中，天线效率仅为42%，远低于预期的65%。通过电磁仿真分析发现，介质损耗占总损耗的58%，其中基板Df过高是主因。将基板更换为LCP（Df=0.003）后，天线效率提升至61%，但成本增加了约40%。进一步优化铜箔粗糙度（从2.5 μm降至0.8 μm）后，效率最终达到68%。该案例表明，在毫米波频段，材料选择必须基于系统级链路预算，而非单纯考虑成本。设计团队在项目初期应建立包含材料参数、工艺公差和天线性能的联合仿真模型，避免后期返工。

2.1.4 常见误区与总结复盘

总结而言，毫米波频段特性决定了AiP设计必须从“电路思维”转向“电磁场思维”。版图优化不再是简单的布线调整，而是对介质材料、金属结构、层叠结构和工艺公差的综合权衡。设计团队应建立包含材料数据库、工艺规则和电磁仿真模板的标准化流程，以应对多频段、多场景的快速迭代需求。

2.2 天线封装（AiP）概念与架构演进

2.2.1 核心原理：从分立天线到封装集成

天线封装（Antenna-in-Package, AiP）是指将天线单元、馈电网络、射频前端芯片和无源器件集成在同一个封装基板内部或表面，形成一个完整的毫米波收发子系统。与传统的板级天线方案相比，AiP将天线与芯片之间的距离缩短至毫米级，消除了连接器、传输线和焊接点的损耗，同时大幅减小了模块体积。在60 GHz以上的频段，由于波长极短，天线单元尺寸仅为2-3 mm，完全可以在封装尺寸（通常为10 mm × 10 mm至20 mm × 20 mm）内布置4×4或8×8的阵列。

AiP的架构演进经历了三个主要阶段：第一阶段是单芯片与单天线的简单集成，主要用于早期60 GHz点对点通信；第二阶段是多芯片与天线阵列的二维集成，采用扇出型晶圆级封装（Fan-out WLP）或高密度互连基板，实现了16单元或32单元的相控阵；第三阶段是当前正在发展的三维异构集成，通过硅通孔（TSV）和微凸点将多个芯片堆叠，天线阵列分布在封装顶层，形成真正的“系统级封装”（SiP）。这一演进的核心驱动力是数据速率的持续提升——从5G的10 Gbps到6G的100 Gbps，需要更大的带宽和更高的频谱效率，而AiP是实现这一目标的物理基础。

2.2.2 判断方法：AiP架构选型的决策框架

选择何种AiP架构，需要综合考虑天线数量、芯片集成度、散热需求、成本预算和量产能力。以下是工程实践中常用的决策流程：

1. 确定天线阵列规模：根据链路预算计算所需的天线增益和波束扫描范围。例如，5G基站需要24 dBi增益，对应8×8阵列；而手机终端仅需10 dBi，对应2×4阵列。
2. 评估芯片集成方式：如果射频前端芯片数量少于4颗，可优先考虑Fan-out封装；若超过8颗且需要高密度互连，则2.5D硅中介层更为合适。
3. 分析散热路径：毫米波功率放大器（PA）的效率通常只有20-30%，大量热量需通过封装底部或侧面导出。3D封装虽然集成度高，但散热路径复杂，需在早期进行热仿真。
4. 考虑量产良率：Fan-out工艺的良率在成熟节点可达95%以上，而3D堆叠的良率受TSV和键合工艺影响，可能低于85%。

2.2.3 案例拆解：77 GHz车载雷达AiP的架构选择

某汽车电子供应商需要开发一款77 GHz长距雷达模块，要求探测距离250米，角度分辨率1°，封装尺寸不超过15 mm × 15 mm。初始方案采用2.5D硅中介层，将3颗收发芯片和12×12天线阵列集成。仿真结果显示，硅中介层的介电常数（Dk=11.9）导致天线辐射效率仅为55%，且硅衬底的损耗较大。经过优化，设计团队改用玻璃转接板（Dk=5.3，Df=0.004），并在玻璃表面制作天线单元。最终方案采用4颗芯片（2发4收）和8×8天线阵列，封装尺寸12 mm × 12 mm，天线效率提升至72%，满足探测距离要求。该案例说明，2.5D架构中的转接板材料选择对天线性能有决定性影响，不能仅关注数字电路的布线密度。

2.2.4 常见误区与总结复盘

AiP概念的核心价值在于“系统级协同设计”。天线、芯片、封装和版图不再是独立的设计域，而是一个需要统一电磁、热、结构和工艺约束的复杂系统。设计团队应建立跨部门协作机制，确保天线工程师、封装工程师和版图设计师在项目初期就共享设计数据和仿真模型。

2.3 封装类型：Fan-out、2.5D与3D的工艺与电气特性

2.3.1 核心原理：三种封装技术的物理本质

Fan-out（扇出型晶圆级封装）是一种先重构晶圆再制作布线层的技术。芯片被嵌入到环氧树脂或聚酰亚胺的模塑料中，然后在重构晶圆表面制作多层再分布层（RDL）。由于RDL可以延伸到芯片边界之外，因此称为“扇出”。Fan-out的介质层通常采用光敏聚合物（如PI或ABF），厚度为5-15 μm，铜箔厚度为3-10 μm。其最小线宽/间距可达2/2 μm，但受限于光刻设备，在毫米波频段通常使用5/5 μm以上的设计规则。Fan-out的优点是无需硅中介层，成本相对较低，且寄生电感小；缺点是RDL层数有限（通常不超过6层），且介质损耗较高。

2.5D封装通过硅中介层或玻璃转接板实现多芯片的高密度互连。硅中介层采用TSV技术，在硅片上制作垂直互连通孔，并在上下表面制作微凸点。硅的Dk为11.9，Df为0.01-0.02，在毫米波频段损耗较大，因此通常只用于数字信号布线，而射频信号走线需布置在转接板表面的有机介质层上。玻璃转接板是近年来的新兴方案，其Dk为5-6，Df可低至0.003，且表面平整度高，适合制作高精度天线结构。2.5D封装的最大优势是布线密度极高（线宽/间距可达1/1 μm），且芯片间互连延迟小；缺点是工艺复杂、成本高，且热膨胀系数（CTE）匹配问题需要仔细管理。

3D封装通过垂直堆叠多个芯片或封装体，使用TSV或微凸点实现层间互连。在AiP应用中，3D封装通常将射频芯片堆叠在基带芯片上方，天线阵列则布置在封装顶层。3D封装的最大优势是集成密度最高，能够显著缩短芯片间互连长度，降低寄生参数；缺点是散热路径长，热阻大，且TSV的插入损耗在毫米波频段不可忽视。例如，一个直径20 μm、深度50 μm的TSV在28 GHz下的插入损耗约为0.1 dB，在77 GHz下则升至0.3 dB。

2.3.2 判断方法：三种封装类型的对比与选型

下表从电气性能、工艺能力、成本和适用场景四个维度对三种封装类型进行了系统对比：

在实际选型中，建议遵循以下原则：当天线单元数少于16且工作频率低于30 GHz时，优先选择Fan-out；当天线单元数超过32或频率高于60 GHz时，采用2.5D玻璃转接板；只有当芯片堆叠需求强烈且散热方案成熟时，才考虑3D封装。

2.3.3 案例拆解：60 GHz AiP的Fan-out与2.5D方案对比

某通信设备商开发60 GHz WiGig模块，要求封装尺寸8 mm × 8 mm，集成4×4天线阵列和2颗射频芯片。方案A采用Fan-out封装，RDL层数为4层，介质材料为PI（Dk=3.3，Df=0.008）。仿真结果显示，馈线网络总损耗为2.1 dB，天线效率为58%。方案B采用玻璃转接板2.5D封装，玻璃厚度100 μm，表面制作2层RDL（ABF介质，Dk=3.0，Df=0.004）。馈线损耗降至1.2 dB，天线效率提升至67%。尽管方案B的成本高出约60%，但系统链路预算改善了1.5 dB，使得模块能够满足更远的通信距离要求。最终客户选择了方案B，因为其性能余量更大，且玻璃转接板的CTE与芯片更匹配，可靠性更高。

2.3.4 常见误区与总结复盘

三种封装类型并非互斥关系，在实际产品中常组合使用。例如，采用Fan-out封装射频前端芯片，再通过2.5D转接板与基带芯片互连，最后在封装顶层制作天线阵列。这种混合架构能够兼顾性能、成本和可靠性，是当前毫米波AiP设计的主流趋势。

2.4 典型应用场景与版图设计需求

2.4.1 核心原理：不同应用对AiP版图的差异化需求

毫米波AiP的应用场景可大致分为四类：通信基础设施（5G基站、卫星地面站）、终端设备（智能手机、CPE）、汽车电子（雷达、V2X）和感知系统（工业检测、医疗成像）。每类应用对AiP的版图设计提出了截然不同的需求。通信基站需要高增益（>30 dBi）和宽扫描角（±60°），因此天线阵列规模大（64-256单元），馈线网络复杂，对层间对准和介质损耗要求极高。终端设备则强调小型化和低成本，天线单元数通常为8-32个，版图设计需在有限面积内实现高隔离度，避免用户手部或头部对天线性能的影响。汽车雷达要求极高的可靠性和温度稳定性（-40°C至+125°C），版图设计需考虑热膨胀和振动应力，同时77 GHz频段对制造公差极为敏感。感知系统则更关注天线波束的形状和旁瓣电平，版图设计需精确控制各单元的幅度和相位分布。

2.4.2 判断方法：应用场景驱动的版图设计要点

针对不同应用场景，版图设计应遵循以下关键原则：

• 5G基站：采用双极化天线单元（±45°），馈线网络使用差分走线以抑制共模辐射。版图布局需将功率放大器（PA）靠近天线馈点，减少高损耗的传输线长度。建议在每4个天线单元之间设置接地过孔阵列，形成隔离墙。
• 手机终端：天线单元通常布置在封装边缘，利用金属边框作为辐射体的一部分。版图设计需考虑人体组织对天线谐振频率的偏移（通常降低200-400 MHz），因此需预留调谐元件的位置。
• 车载雷达：采用微带贴片天线阵列，馈线网络使用串联馈电或并联馈电。版图设计需确保天线单元之间的相位一致性，通常要求相位误差小于±5°。此外，需在封装底部设计金属散热块，并通过热过孔连接至天线层。
• 工业感知：天线波束需具有低旁瓣（<-25 dB），版图设计可采用泰勒加权或切比雪夫加权，通过调整各单元的馈电幅度实现。这要求馈线网络包含衰减器和功分器，版图布局需精确控制幅度误差在±0.5 dB以内。

2.4.3 案例拆解：5G毫米波小站AiP版图优化实战

某设备商开发一款5G毫米波小站，工作频段为26.5-29.5 GHz，采用2.5D玻璃转接板封装，集成8×8双极化天线阵列和4颗收发芯片。初始版图设计中，馈线网络采用共面波导（CPW）结构，线宽为60 μm，间距为40 μm。仿真发现，在28 GHz时，馈线插入损耗为1.8 dB/cm，导致系统噪声系数恶化1.2 dB。通过优化，将CPW改为接地共面波导（GCPW），并在信号线两侧增加接地过孔阵列（间距200 μm），损耗降至1.1 dB/cm。同时，将天线单元与馈线之间的过渡结构从直接连接改为渐变式（taper），回波损耗从-12 dB改善至-18 dB。最终，系统EIRP提升了2.3 dB，覆盖距离增加约15%。该案例表明，版图优化中的微小结构调整（如过孔间距、线宽渐变）能够带来显著的性能提升。

2.4.4 常见误区与总结复盘