3、阻抗控制基础：什么是特性阻抗、差分阻抗、共面波导、微带线、带状线等常见结构
在射频与高速数字电路设计中，阻抗（Impedance）是决定信号完整性、功率传输效率与电磁兼容性能的核心物理量。当信号频率进入MHz乃至GHz频段，导线不再只是“导线”，而是具有分布参数（电阻、电感、电容、电导）的传输线。若传输线阻抗不连续或不匹配，信号将发生反射、振铃、辐射，导致误码率上升、谐波超标甚至芯片损坏。本章从物理概念出发，系统梳理特性阻抗、差分阻抗以及微带线、带状线、共面波导等常见平面传输线结构的定义、计算逻辑与工程选型要点。
3.1 特性阻抗：传输线的固有属性
特性阻抗（Characteristic Impedance，Z₀）是均匀传输线在行波状态下，某一点电压与电流的比值。它并非直流电阻，而是由传输线单位长度的分布电感（L）、分布电容（C）、串联电阻（R）和并联电导（G）共同决定的交流参数。在无耗或低耗近似下，Z₀ ≈ √(L/C)。对于射频PCB，典型目标值为50Ω单端、75Ω视频/射频、100Ω差分。
理解特性阻抗的关键在于“分布参数”视角：当信号沿走线传播时，每前进一小段距离，都会对地形成电容，同时走线自身具有电感。这些分布参数构成一个连续的LC网络，信号在其中以电磁波形式传播。特性阻抗只取决于传输线的几何结构（线宽、介质厚度、介电常数）和材料属性，与走线长度无关。因此，一根10mm和一根100mm的50Ω微带线，其特性阻抗相同，但损耗和延迟不同。
特性阻抗的物理意义在于能量传输效率。当源阻抗、传输线阻抗、负载阻抗三者相等时，信号能量全部传递给负载，无反射。若失配，反射系数Γ = (Z_L - Z₀)/(Z_L + Z₀)，反射波与入射波叠加形成驻波，导致信号畸变和额外损耗。
3.2 差分阻抗：高速信号的平衡传输
差分阻抗（Differential Impedance，Z_diff）是指一对耦合传输线在差分信号驱动下，两线之间呈现的阻抗。对于理想对称耦合线，Z_diff ≈ 2 × Z₀ × (1 - k)，其中k为耦合系数，Z₀为单端特性阻抗。当两线间距较大（k→0）时，Z_diff ≈ 2×Z₀；当间距很近（k增大）时，Z_diff小于2×Z₀。因此，设计100Ω差分对时，单端阻抗通常需要大于50Ω（例如55-60Ω），以补偿耦合效应。
差分信号的优势在于抗共模干扰和抑制电磁辐射。接收端检测的是两线电压差，因此外部噪声（同时耦合到两线的共模分量）会被抵消。在USB、PCIe、HDMI、以太网等高速接口中，差分对是标准传输方式。差分阻抗的精确控制需要同时关注线宽、线距、参考层距离以及两侧包地情况。
| 参数 | 单端微带线 | 差分微带线 | 差分带状线 |
|---|---|---|---|
| 典型阻抗目标 | 50Ω | 100Ω | 100Ω |
| 线宽范围（1.6mm板厚） | 0.15-0.35mm | 0.10-0.25mm | 0.10-0.20mm |
| 线距（边缘到边缘） | — | ≥2倍线宽 | ≥2倍线宽 |
| 参考层 | 单层地 | 单层地 | 上下双层地 |
| 抗干扰能力 | 一般 | 强 | 最强 |
| 布线层 | 表层 | 表层 | 内层 |
差分阻抗设计中的常见误区是“只要线宽线距相同，阻抗就一定正确”。实际上，参考层距离、介质厚度、两侧地铜距离、阻焊层厚度都会显著影响Z_diff。例如，表层差分微带线因一侧为空气（εr≈1），另一侧为板材（εr≈4.2），其有效介电常数低于内层带状线，因此相同线宽下阻抗更高。
3.3 微带线：表层走线的经典结构
微带线（Microstrip）是最常见的射频传输线结构，由表层信号走线、介质层和底层参考地平面组成。其电磁场分布一部分在空气中，一部分在介质中，因此有效介电常数εeff介于1和εr之间。微带线易于加工、调试方便，适合表层器件连接和射频测试点，但缺点是辐射损耗较大，且受阻焊层和表面涂覆影响。
微带线的特性阻抗计算公式（近似）：
Z₀ ≈ (87 / √(εr + 1.41)) × ln(5.98H / (0.8W + T))其中W为线宽，H为介质厚度，T为铜箔厚度。该公式适用于W/H在0.1到3.0之间的常规情况。更精确的计算需使用场求解器。微带线的Q值低于带状线，适合频率在10GHz以下的应用；超过10GHz时，建议使用带状线或共面波导。
3.4 带状线：内层走线的屏蔽结构
带状线（Stripline）位于内层，上下两侧均有参考地平面，电磁场完全被限制在介质内部，因此具有极佳的屏蔽性能和较低的辐射损耗。带状线的特性阻抗主要取决于线宽、上下介质厚度和介电常数。由于没有空气影响，其有效介电常数等于板材的εr，信号传播速度比微带线慢（约慢10%-20%）。
带状线分为对称带状线（上下介质厚度相等）和非对称带状线（上下厚度不等）。对称带状线的阻抗计算公式：
Z₀ ≈ (60 / √εr) × ln(4H / (0.67π × (0.8W + T)))其中H为上下参考层间距的一半。带状线的优点包括：串扰抑制能力强、对外辐射小、受表面器件影响小；缺点是布线空间受限、过孔换层复杂、散热较差。在多层板设计中，高速信号优先走带状线层，表层留给器件布局和低频走线。
3.5 共面波导：高频与毫米波的选择
共面波导（Coplanar Waveguide，CPW）由中心信号线和两侧共面地平面组成，所有导体位于同一层。其特点是不需要独立的参考层，信号与地之间的电场集中在同一平面内，因此具有低色散、低辐射和易于集成有源器件的优势。CPW常用于射频前端、天线馈电和毫米波电路。
共面波导分为两种：纯CPW（无底部地）和接地共面波导（GCPW，底部有参考地）。GCPW结合了微带线和CPW的优点，通过底部地平面提供屏蔽，同时两侧地抑制横向辐射。GCPW的特性阻抗由线宽W、槽宽G、介质厚度H和εr共同决定。设计时需注意两侧地平面必须通过过孔与底部地连接，过孔间距应小于工作波长的1/20，以防止槽波模式。
共面波导的阻抗控制比微带线更敏感，因为槽宽G的微小变化会显著影响阻抗。例如，在0.5mm厚的Rogers 4350B板材上，50Ω GCPW的典型尺寸为W=0.45mm，G=0.20mm。若G从0.20mm变为0.25mm，阻抗可能从50Ω变为55Ω。因此，共面波导对加工精度要求更高，适合高频小批量或特殊性能需求场景。
3.6 阻抗控制的工程流程与常见误区
在实际PCB设计中，阻抗控制并非仅靠计算软件就能完成，需要与板厂紧密协作。标准流程如下：
- 确定阻抗目标：根据接口协议（如USB 2.0要求90Ω差分、PCIe要求85Ω或100Ω差分）和射频系统要求（通常50Ω单端）确定目标值。
- 选择板材与叠层：根据频率和成本选择FR4、Rogers、Megtron等材料，确定介质厚度和铜箔厚度。
- 阻抗计算与仿真：使用场求解器或经验公式计算线宽、线距，并留出制造公差余量。
- 与板厂确认：提供阻抗测试条（Coupon）设计，要求板厂按目标阻抗生产并测试。
- TDR测试验证：首板回来后用TDR测试实际阻抗，若偏差超过±10%，需调整线宽或叠层。
| 常见误区 | 后果 | 正确做法 |
|---|---|---|
| 只关注线宽，忽略介质厚度 | 阻抗偏差大 | 同时控制H和W，使用叠层表 |
| 差分对两侧地铜距离过近 | 阻抗偏低 | 保持≥3倍线宽距离 |
| 表层微带线下方有分割 | 阻抗突变、反射 | 确保参考层完整 |
| 忽略阻焊层厚度 | 表层阻抗偏低 | 计算时考虑阻焊介电常数 |
| 过孔换层处无回流地孔 | 换层阻抗不连续 | 添加地过孔紧邻信号过孔 |
一个典型的案例：某5G射频前端模块，工作在3.5GHz，使用Rogers 4350B板材（εr=3.48，厚度0.508mm），要求50Ω微带线。初始设计线宽0.45mm，仿真阻抗为50.3Ω。但板厂反馈实际加工后阻抗为46Ω，经排查发现阻焊层厚度比预期厚了15μm，且铜箔表面粗糙度增加了损耗。解决方案是将线宽调整为0.42mm，并要求板厂控制阻焊厚度公差。最终TDR测试阻抗为49.6Ω，满足±5%要求。此案例说明，阻抗控制必须考虑制造工艺的每一个环节，包括阻焊、铜箔粗糙度、蚀刻因子等。