4、射频层叠设计原则：信号层与参考层分配、层间距对阻抗和损耗的影响、对称性要求
射频PCB层叠设计是决定信号完整性、电磁兼容性和制造成本的核心环节。与数字电路层叠主要关注串扰和电源完整性不同，射频层叠必须同时考虑阻抗可控性、介质损耗、寄生参数以及回流路径的连续性。本章围绕三个核心原则展开：信号层与参考层的合理分配、层间距对阻抗和损耗的定量影响、以及层叠对称性对翘曲和一致性的约束。理解这些原则，是设计出可量产、性能稳定的射频板卡的前提。
4.1 信号层与参考层的分配策略
射频信号层必须紧邻完整的参考平面（通常是地平面），这是控制特性阻抗和提供低阻抗回流路径的基础。参考平面不仅为信号提供返回电流通路，还起到屏蔽和隔离的作用。在多层板设计中，信号层与参考层的分配不是随意的，而是遵循“信号-地-信号-地”或“信号-地-电源-信号-地”的交替排列原则。
核心原理在于电磁场的约束：微带线（Microstrip）的电磁场主要分布在信号线正下方的介质层中，若参考平面不完整或距离过远，电磁场会发散，导致阻抗不可控、辐射增强。带状线（Stripline）则被上下两个参考平面包围，具有更好的屏蔽性和更低的辐射，但插入损耗相对较高。因此，对于高频射频信号（如>1GHz），优先选择带状线结构；对于低频或对损耗敏感的信号，微带线结构更为合适。
判断方法上，首先需要明确射频信号的频率范围和敏感度。对于GHz级信号，建议采用“信号-地-信号-地”四层起步的结构，每层信号层下方必须紧邻完整地平面。对于混合信号板（射频+数字），应将射频区域与数字区域在层叠上物理隔离，避免数字噪声耦合到射频参考平面。操作流程如下：
- 确定信号层数量：根据射频通道数、布线密度和屏蔽需求，确定所需信号层数。
- 分配参考层：每个信号层必须紧邻至少一个完整参考层，优先使用地平面作为参考。
- 规划电源层：电源层可作为参考层，但必须保证其完整性，且与地平面之间保持紧密耦合（小间距）。
- 检查回流路径：确保每个射频信号的回流路径不被分割，过孔换层时必须有相邻地过孔提供回流。
| 层叠结构 | 信号层数 | 参考层 | 适用场景 | 优缺点 |
|---|---|---|---|---|
| 4层（S-G-S-G） | 2 | 2个地平面 | 低频射频、简单模块 | 成本低，但隔离度一般 |
| 6层（S-G-S-G-S-G） | 3 | 3个地平面 | 中频射频、多通道 | 隔离度好，布线灵活 |
| 8层（S-G-S-P-G-S-G-S） | 4 | 2地+1电源 | 高频射频+数字混合 | 屏蔽性强，但层叠复杂 |
4.2 层间距对阻抗和损耗的影响
层间距（介质厚度H）是控制射频传输线阻抗最直接的参数。对于微带线，特性阻抗Z₀近似与H成正比，与线宽W成反比。减小H可以降低阻抗，但同时也增加了单位长度的电容，导致信号速率下降。对于带状线，阻抗同时受上下两个参考平面距离的影响，设计自由度更大。
损耗方面，层间距影响介质损耗和导体损耗。介质损耗与介质材料的损耗角正切（tanδ）成正比，与频率成正比。减小层间距意味着可以使用更薄的介质，但薄介质往往需要更高介电常数的材料，这会增加介质损耗。导体损耗则与铜箔的粗糙度和趋肤效应相关，层间距越小，信号线越窄，导体损耗越大。
定量分析时，可使用以下近似公式估算微带线阻抗：
Z₀ ≈ (87 / √(εr + 1.41)) × ln(5.98H / (0.8W + T))
其中：
- Z₀：特性阻抗（Ω）
- εr：相对介电常数
- H：介质厚度（mil）
- W：线宽（mil）
- T：铜箔厚度（mil）实际操作中，应使用场求解器（如HFSS、SIwave）进行精确仿真。设计流程为：先根据目标阻抗（通常50Ω）和板材参数，初步计算线宽和层间距；然后通过仿真调整，考虑制造公差（±10%），最终确定层叠参数。
4.3 层叠对称性要求
层叠对称性是PCB制造中防止板翘曲（Warpage）的关键。不对称的层叠结构在热压合过程中，由于不同层铜箔面积和介质厚度的差异，会产生不均匀的热应力，导致板子弯曲或扭曲。对于射频板，翘曲会改变传输线的几何尺寸，进而影响阻抗一致性，严重时甚至导致焊接不良和可靠性问题。
对称性要求包括三个层面：层数对称（上下层数相同）、介质厚度对称（以中心层为轴，两侧介质厚度一致）、铜箔分布对称（各层铜箔覆盖率相近）。在实际设计中，完全对称往往难以实现，因为内层可能有大量地铜填充，而外层有元件焊盘。此时应通过添加平衡铜（Copper Thieving）来调整铜箔覆盖率。
判断方法：在层叠设计完成后，计算每层铜箔覆盖率（铜面积/板面积），检查上下对应层的覆盖率差异是否在±10%以内。同时，检查介质厚度是否对称。若不对称，需在低覆盖率层添加网格状平衡铜，或调整介质厚度。
4.4 常见误区与设计复盘
在射频层叠设计中，工程师常犯以下错误：
- 误区一：认为层数越多越好。实际上，过多层数会增加成本、延长加工周期，且层间介质厚度难以精确控制，反而影响阻抗一致性。
- 误区二：忽略参考平面的完整性。在射频信号下方走电源线或分割地平面，导致回流路径绕行，产生共模辐射。
- 误区三：层间距过小（<0.1mm）导致制造困难，良率下降。一般建议最小层间距≥0.1mm，具体取决于板材和工艺能力。
- 误区四：只关注阻抗，不关注损耗。在5G毫米波频段，介质损耗成为主要矛盾，必须选用低损耗板材。
设计复盘时，应建立完整的层叠参数表，记录每层的材料、厚度、铜箔重量、阻抗目标值和实测值。通过对比仿真与实测数据，校准设计流程。例如，某项目实测阻抗比仿真低3Ω，经排查发现是介质厚度实际比标称值薄了10%，原因是半固化片在压合过程中流动导致厚度变化。后续设计中将此偏差纳入仿真容差范围。