2、USRP硬件基础：USRP系列型号的架构、射频前端、ADC/DAC、FPGA与主机接口的组成与功能
USRP（Universal Software Radio Peripheral，通用软件无线电外设）是软件定义无线电（SDR）领域应用最广泛的硬件平台之一。无论是从事通信原理教学、信号处理算法验证，还是搭建真实的无线通信原型系统，理解USRP的硬件架构都是正确配置采样率、中心频率与增益的前提。本章将围绕USRP的三大主流系列——B系列（如B210）、X系列（如X310）和N系列（如N320），深入剖析其板卡级硬件组成，重点厘清射频前端、ADC/DAC、FPGA与主机接口四条关键链路的功能定位与协作关系。
上图展示了USRP硬件平台的通用信号链路。从天线到主机接口，信号依次经过射频前端、ADC/DAC、FPGA和主机接口四大模块。需要特别强调的是，不同系列USRP虽然遵循相同的功能分层，但在具体实现上存在显著差异，这些差异直接决定了采样率上限、中心频率范围和增益调节粒度。下面我们逐一剖析每个模块的组成与功能。
2.1 射频前端：信号进入USRP的第一道关口
核心原理：射频前端（RF Front-End）负责将天线接收到的微弱射频信号转换为适合ADC采样的中频（IF）信号，或将DAC输出的中频信号上变频为射频信号经天线发射。它决定了USRP的工作频率范围、最大输入功率和噪声系数。B210采用ADI公司的AD9361单芯片收发器，将LNA、混频器、滤波器和VGA集成在单一芯片内，覆盖70 MHz至6 GHz频段。X310则采用模块化子板设计（如UBX、CBX、WBX等），用户可根据频段需求更换子板，灵活性更高。N320面向固定部署场景，射频前端与主板一体化设计，优化了长期稳定性和散热性能。
判断方法与操作流程：在实际配置中心频率时，需要关注射频前端的本振（LO）设置。USRP通过UHD驱动将用户设定的中心频率转换为LO频率和混频器配置。操作流程通常为：
- 查询所选子板或芯片支持的频率范围（如B210为70 MHz-6 GHz）；
- 设定中心频率fc，UHD自动计算LO频率和滤波器带宽；
- 检查是否触发镜像频率抑制问题，必要时调整LO偏移。
2.2 ADC/DAC：模拟与数字世界的桥梁
核心原理：ADC（模数转换器）将模拟中频信号转换为数字IQ样本，DAC（数模转换器）则执行逆过程。ADC的采样率直接决定了USRP的最大瞬时带宽。B210的AD9361内置12位ADC和12位DAC，最大采样率为61.44 MS/s，对应约56 MHz的瞬时带宽。X310采用14位ADC（如AD9680）和16位DAC（如AD9144），最大采样率可达200 MS/s，瞬时带宽高达160 MHz。N320使用16位ADC/DAC，采样率125 MS/s，带宽100 MHz。ADC/DAC的位数决定了动态范围，位数越高，能分辨的信号幅度层次越多，对弱信号的捕获能力越强。
判断方法与操作流程：选择采样率时，需遵循奈奎斯特采样定理，同时考虑实际带宽需求。操作流程：
- 确定信号带宽B（如LTE信号20 MHz）；
- 选择采样率fs ≥ 2×B（实际工程中通常取fs ≥ 2.5×B以留出滤波余量）；
- 在UHD API中设置master_clock_rate参数，该参数同时影响ADC/DAC采样率和FPGA处理时钟。
| 系列 | ADC位数 | DAC位数 | 最大采样率 | 最大瞬时带宽 | 典型应用 |
|---|---|---|---|---|---|
| B210 | 12-bit | 12-bit | 61.44 MS/s | 56 MHz | 教学、原型验证 |
| X310 | 14-bit | 16-bit | 200 MS/s | 160 MHz | 高性能研究、频谱感知 |
| N320 | 16-bit | 16-bit | 125 MS/s | 100 MHz | 固定部署、通信组网 |
2.3 FPGA：实时信号处理的引擎
核心原理：FPGA（现场可编程门阵列）在USRP中承担数字下变频（DDC）、数字上变频（DUC）、抽取/插值滤波、时戳管理、触发控制和数据封装等任务。B210的FPGA（Artix-7）主要实现AD9361与USB控制器之间的数据桥接，以及可选的DDC/DUC功能。X310配备Kintex-7 FPGA，提供更丰富的DSP资源，支持自定义信号处理模块，用户可通过Verilog/VHDL开发自定义IP核。N320的FPGA（Kintex-7）针对长时间运行优化，内置了更完善的状态监控和错误处理逻辑。FPGA的抽取/插值因子直接决定了主机接口看到的采样率与实际ADC/DAC采样率之间的关系。
操作流程与案例拆解：假设B210的ADC采样率为61.44 MS/s，用户希望主机接收10 MS/s的IQ数据流。此时FPGA中的DDC模块会执行抽取操作，抽取因子约为6（实际为6.144）。操作流程：
- 在UHD中设置采样率为10 MS/s；
- UHD自动计算抽取因子并配置FPGA；
- FPGA执行混频（将中心频率搬移到基带）、CIC滤波和抽取；
- 输出10 MS/s的IQ样本至主机。
2.4 主机接口：数据搬运与控制的通道
核心原理：主机接口负责将FPGA处理后的IQ数据流传输至PC，同时传递控制命令。B210采用USB 3.0接口（理论带宽5 Gbps，实际有效约3.2 Gbps），在16位IQ格式下最大可持续传输约30 MS/s。X310提供双通道10GbE（万兆以太网）和PCIe接口（通过适配器），支持高达200 MS/s的持续传输。N320标配双10GbE接口，支持多通道同步采集。接口类型决定了可用的最大采样率，也影响传输延迟和CPU占用率。
判断方法与操作流程：选择主机接口时需评估：
- 所需采样率与位宽（16位IQ vs 32位浮点）；
- 实时性要求（流模式 vs 缓冲模式）；
- 多设备同步需求（多通道相干采集）。
操作流程：在UHD中通过set_stream_args配置传输格式（如sc16表示16位有符号整数IQ），并设置CPU格式（如fc32表示32位浮点）。
// UHD C++ 示例：配置B210采样率与传输格式
usrp->set_rx_rate(10e6); // 10 MS/s
usrp->set_rx_freq(2.4e9); // 2.4 GHz
stream_args_t args("fc32", "sc16"); // CPU格式fc32, 传输格式sc16
rx_streamer = usrp->get_rx_stream(args);2.5 系列对比与选型建议
综合上述分析，三个系列USRP在架构上的核心差异可归纳为：B210追求集成度与便携性，适合教学和快速原型验证；X310强调模块化与高性能，适合需要宽带信号处理的研究场景；N320注重可靠性与同步能力，适合长期部署的通信系统。在配置采样率、中心频率和增益时，必须结合具体型号的硬件约束。例如，B210的增益范围通常为0-76 dB（分射频前端和VGA两段），而X310的增益范围取决于子板类型（UBX子板为0-30 dB）。