📚 课程目录第2章 USRP硬件架构与收发链路基础

USRP硬件架构与收发链路基础

USRP（Universal Software Radio Peripheral，通用软件无线电外设）是软件定义无线电（SDR）领域应用最广泛的硬件平台之一。无论是从事通信教学、频谱监测，还是开发5G原型机、雷达信号处理系统，理解USRP的硬件架构与收发链路都是进行后续校准、频偏补偿和信号质量优化的前提。本章将从USRP系列型号对比入手，深入剖析射频前端的核心组成，并详细梳理收发链路的信号流向，帮助您建立完整的硬件认知框架。

上图展示了USRP收发链路的核心架构。从天线端到主机接口，信号经历了模拟前端调理、频率变换、模数/数模转换以及数字基带处理等多个环节。接收链路（RX）与发射链路（TX）在射频前端共享天线和本振资源，但在信号处理方向上完全独立。下面我们将分模块深入解析。

2.1 USRP系列型号对比与选型依据

核心原理：USRP产品线覆盖从入门级到高性能的多个系列，不同系列在射频带宽、通道数、频率范围、接口速率和FPGA资源上差异显著。选型时需综合考虑应用场景、信号带宽、动态范围和成本约束。

系列型号	频率范围	瞬时带宽	通道数	主机接口	典型应用
USRP B200/B210	70 MHz - 6 GHz	56 MHz	1/2 TX + 1/2 RX	USB 3.0	教学实验、频谱感知
USRP X300/X310	DC - 6 GHz	200 MHz	2 TX + 2 RX	PCIe / 10GbE	MIMO研究、协议原型
USRP N320/N321	3 MHz - 6 GHz	200 MHz	2 TX + 2 RX	10GbE / 1GbE	分布式传感、5G测试
USRP E310/E312	70 MHz - 6 GHz	56 MHz	1 TX + 1 RX	嵌入式ARM	嵌入式SDR、便携设备

判断方法：首先明确信号带宽需求——如果只需处理窄带信号（如LoRa、NB-IoT），B200系列即可满足；若涉及宽带OFDM或MIMO，则需X300以上级别。其次评估通道同步要求，多通道相位一致性测试必须选择带同步参考输入的型号。最后考虑部署环境，嵌入式场景优先E系列。

经验提醒：在频偏校准实验中，B210的板载TCXO频率稳定度约为±2 ppm，而X310可选配OCXO将稳定度提升至±0.01 ppm。若实验对载波频率精度要求极高（如毫米波频段），务必选用高稳时钟版本。

常见误区：初学者常将“瞬时带宽”与“频率范围”混淆。频率范围指射频前端可调谐的载波区间，而瞬时带宽决定了单次采集能处理的信号宽度。例如B210可接收2.4 GHz的WiFi信号，但其56 MHz带宽无法完整捕获80 MHz的WiFi信道，必须分段采集。

2.2 射频前端组成模块深度解析

核心原理：射频前端是USRP中直接处理模拟信号的电路部分，其性能直接决定了整个系统的灵敏度、动态范围和镜像抑制能力。典型前端包括天线接口、低噪声放大器（LNA）、混频器、本振（LO）以及ADC/DAC。

天线与T/R开关：多数USRP采用单天线收发分时复用设计，通过PIN二极管或FET开关实现收发切换。切换时间通常在微秒量级，对于TDD系统（如LTE）足够，但连续波雷达等需要同时收发的应用则需外接环形器或双天线。

LNA的关键指标：噪声系数（NF）是LNA最重要的参数，B210的接收链路NF约为5 dB，而N320通过前端预选器可降至3 dB以下。增益可调范围通常为0-30 dB，由软件控制，但增益过大会导致非线性失真，需根据输入信号功率动态调整。

混频器与镜像抑制：USRP普遍采用零中频（Zero-IF）架构，即本振频率与射频载波相同，直接下变频至基带I/Q信号。这种架构避免了镜像频率干扰，但对I/Q不平衡和直流偏置敏感。X310支持可选的低中频模式，通过数字混频进一步规避直流问题。

  实战场景：在2.4 GHz频段采集BLE信号时，若LNA增益设为30 dB，接收机底噪约为-90 dBm，而BLE信号典型强度为-60 dBm，此时信噪比充足。但若附近存在强WiFi干扰（-30 dBm），LNA将进入饱和区，产生互调分量，导致频谱中出现虚假峰值。此时应将增益降至15 dB，牺牲部分灵敏度换取线性度。

ADC/DAC性能边界：B210的ADC为12位、61.44 MS/s，无杂散动态范围（SFDR）约80 dBc；X310采用14位、200 MS/s的ADC，SFDR提升至90 dBc。过采样技术可提高有效位数，但受限于模拟前端带宽，实际动态范围提升有限。

2.3 收发链路信号流向与关键节点

接收链路（RX）信号流：天线感应到的微弱射频信号首先经过T/R开关，进入LNA进行低噪声放大。放大后的信号送入混频器，与本振（LO）信号相乘，完成频谱搬移。零中频架构下，混频器直接输出I/Q两路基带信号，经低通滤波和可变增益放大（VGA）后，送入ADC进行数字化。数字I/Q数据流进入FPGA，经过数字下变频（DDC）、抽取滤波后，通过USB/网口传输至主机。

发射链路（TX）信号流：主机产生的数字基带I/Q数据经接口送入FPGA，先进行数字上变频（DUC）和内插滤波，将采样率提升至DAC的工作速率。DAC将数字信号转换为模拟基带信号，经重构滤波器平滑后，送入混频器上变频至射频载波。射频信号经过功率放大器（PA）驱动，通过T/R开关送至天线辐射。部分USRP（如X310）支持外置PA模块，以满足更高发射功率需求。

本振分配与同步：多通道USRP（如N320）内部使用共享本振源，通过功分器分配至各收发通道，保证通道间相位一致性。对于多设备MIMO系统，需通过外部10 MHz参考和PPS（秒脉冲）信号实现设备间同步。

// 接收链路关键参数示例（UHD API）
usrp->set_rx_frequency(2.4e9);      // 设置载波频率
usrp->set_rx_gain(20);              // 设置接收增益
usrp->set_rx_rate(10e6);            // 设置采样率
// 实际信号流：天线→LNA→混频器→ADC→FPGA(DDC)→主机

常见误区：许多用户误以为增大接收增益总能提升信号质量。实际上，当增益超过某阈值后，噪声和失真同时放大，信噪比反而下降。正确做法是先用较低增益（如10 dB）观察频谱，再根据信号与底噪的差距逐步调整。

2.4 硬件架构对校准与频偏补偿的影响

核心原理：USRP的硬件非理想性（本振频率误差、采样时钟偏差、I/Q不平衡）是频偏的主要来源。本振频率误差源于晶振的初始容差和温漂，B210的TCXO在25°C时误差约±2 ppm，温度每变化10°C，频率漂移约0.5 ppm。采样时钟偏差则影响数字基带的符号定时，导致采样点偏移。

校准策略：基于硬件架构，校准分为两级。第一级是出厂校准，USRP在制造时通过内部回环（Loopback）路径测量I/Q不平衡和本振泄漏，将校正系数存入EEPROM。第二级是用户校准，针对具体实验环境，使用外部参考信号（如GPS驯服晶振）或已知导频进行实时频偏估计与补偿。

风险提示：在进行高精度频偏测量时，务必先让USRP预热至少30分钟，使晶振达到热平衡。否则，温漂引起的频率变化可达±5 ppm，远超信号本身的频偏，导致测量结果完全失真。

案例拆解：某实验室使用B210接收北斗B1I信号（1561.098 MHz），发现解调后载波频偏约2.3 kHz。经分析，B210本振误差为1.5 ppm（对应2.34 kHz），加上多普勒频移0.5 kHz，总频偏2.84 kHz。通过以下步骤解决：

使用GPS驯服10 MHz参考源替代板载TCXO，将本振误差降至0.01 ppm（约15 Hz）；
在FPGA中实现基于导频的频偏估计环路，残余频偏控制在±50 Hz以内；
对比校准前后误码率，从1.2×10⁻³降至2.5×10⁻⁶。

总结复盘：硬件架构决定了校准的物理边界。零中频架构的直流偏置问题可通过数字高通滤波解决，但会损失近载波信号分量；低中频架构虽无直流问题，却引入镜像干扰，需额外校准。理解这些硬件特性，才能设计出有效的频偏补偿方案。