课程导入：SDR发射机的基本架构、参数设计的重要性、学习目标与课程路径
软件定义无线电（Software Defined Radio, SDR）自20世纪90年代提出以来，已经从军事通信的尖端技术演变为当今5G、Wi-Fi 7、物联网、卫星通信以及雷达系统中的核心实现范式。与传统模拟射频前端“一板定音”的设计不同，SDR发射机将调制、滤波、增益控制、预失真等关键功能从硬件电路转移到数字信号处理（DSP）域，通过可重构的软件算法实现对射频信号的精确塑造。然而，这种灵活性也带来了新的设计挑战：发射功率如何设定才能既满足链路预算又不违反频谱法规？信号带宽与采样率、滤波器阶数之间如何匹配？调制阶数与误差矢量幅度（EVM）之间如何权衡？本章作为全课程的导入，将首先剖析SDR发射机的基本架构，阐明参数设计在系统性能中的决定性作用，并给出清晰的学习路径与目标。
上图展示了SDR发射机的完整信号链路，从数字基带到天线辐射，每个环节都涉及关键参数的选择与折中。在后续章节中，我们将逐一深入这些参数的设计方法。本章作为起点，将帮助学习者建立系统级的全局视角，理解为什么“参数设计”是SDR开发中最具挑战性也最有价值的环节。
1.1 SDR发射机的基本架构与信号流
核心原理：SDR发射机的本质是“尽可能晚地进入模拟域，尽可能早地完成信号整形”。其典型架构包含数字基带处理、数字上变频（DUC）、数模转换（DAC）、射频前端和功率放大五大部分。数字基带处理负责将比特流映射为符号，并通过脉冲成形滤波器（如根升余弦滤波器）限制信号带宽；DUC通过内插和数字混频将基带信号搬移到中频或直接搬移到射频；DAC将数字信号转换为模拟电流/电压；射频前端完成滤波、二次混频和驱动放大；功率放大器（PA）则将信号提升到所需发射功率并通过天线辐射。
判断方法：在工程实践中，判断一个SDR发射机架构是否合理，可以从以下三个维度审视：
- 数字域与模拟域的划分点：划分点越靠近天线，系统灵活性越高，但对DAC和射频前端的性能要求也越苛刻。零中频架构将划分点推至射频，但面临本振泄漏和直流偏置问题；超外差架构在模拟域完成两次混频，对镜像抑制要求高。
- 采样率与中频频率的关系：带通采样定理决定了中频频率与采样率必须满足 \( f_{IF} = (2n+1) \cdot f_s / 4 \) 的关系，以避免频谱混叠。
- 增益分配策略：数字域增益负责粗调，模拟域增益负责细调，两者之间需要留出足够的动态范围余量，防止DAC削波或PA过驱。
| 模块 | 核心功能 | 关键参数 | 典型指标 |
|---|---|---|---|
| 基带调制 | 比特→符号映射 | 调制阶数、星座图 | QPSK~1024QAM |
| 脉冲成形 | 限制信号带宽 | 滚降因子α、符号速率 | α=0.1~0.35 |
| DUC | 采样率提升、频谱搬移 | 内插因子、NCO频率 | 内插4~32倍 |
| DAC | 数字→模拟转换 | 分辨率、更新率、SFDR | 12~16bit, >1GSPS |
| 射频前端 | 滤波、混频、驱动 | 增益、NF、IIP3 | 增益20~40dB |
| PA | 功率放大 | P1dB、PAE、IMD3 | P1dB 20~40dBm |
1.2 参数设计的重要性：从法规到性能的桥梁
核心原理：SDR发射机的参数设计绝非孤立的指标计算，而是连接法规约束、系统性能和硬件能力的桥梁。以发射功率为例，它受到三方面制约：一是频谱法规（如FCC Part 15、ETSI EN 300 328）规定的最大传导功率和等效全向辐射功率（EIRP）；二是链路预算要求的接收端信噪比；三是PA线性度和散热能力的物理限制。带宽设计则直接影响频谱效率与邻道干扰——过宽的带宽会违反频谱掩模，过窄则降低数据速率。调制阶数的选择更是牵一发而动全身：高阶调制（如256QAM）虽然提升了频谱效率，但对EVM和信噪比的要求呈指数级上升。
操作流程：参数设计通常遵循“自上而下”与“自下而上”相结合的方法：
- 需求分析：明确通信距离、数据速率、误码率目标、工作频段和法规区域。
- 链路预算：从接收灵敏度反推所需最小发射功率，加上衰落余量和干扰余量。
- 调制与带宽选择：根据频谱效率和硬件EVM能力确定调制阶数，再根据符号速率和滚降因子计算占用带宽。
- 硬件能力校验：检查DAC采样率、PA线性度、滤波器抑制度是否满足要求。
- 迭代优化：通过仿真和实测调整参数，直至所有约束满足。
1.3 案例拆解：一款NB-IoT模块的发射参数设计
场景与约束：某物联网公司需要设计一款NB-IoT通信模块，工作频段为Band 8（900MHz），最大发射功率要求为23dBm±2dB，信号带宽为180kHz，采用BPSK/QPSK调制。法规要求邻道泄漏比（ACLR）优于-45dBc，EVM优于17.5%。模块采用零中频架构，DAC分辨率为14bit，更新率为245.76MSPS。
初始现象与问题：工程师初步设定DAC数字增益为-6dBFS，PA增益为28dB，期望输出23dBm。但实测发现ACLR仅为-38dBc，不满足法规要求；同时EVM达到19%，超出指标。
分析过程：通过频谱仪观测发现，ACLR超标主要源于PA的非线性——当输出功率接近P1dB时，三阶交调产物显著增加。进一步检查DAC输出波形，发现数字削波概率约为0.5%，这直接贡献了约2%的EVM恶化。此外，脉冲成形滤波器的滚降因子设为0.22，带外辐射抑制不足。
实际操作步骤：
- 将数字增益从-6dBFS降低至-9dBFS，使DAC输出峰值功率回退3dB，消除削波。
- 在PA前端增加一个声表面波（SAW）滤波器，抑制带外噪声和交调产物。
- 将脉冲成形滚降因子从0.22调整为0.15，虽然占用带宽略有增加（仍满足180kHz），但带外衰减改善约5dB。
- 启用数字预失真（DPD）功能，对PA的AM-AM和AM-PM失真进行补偿。
结果对比：调整后，ACLR从-38dBc改善至-48dBc，EVM从19%降至12%，发射功率稳定在23.2dBm。代价是DPD增加了约15%的FPGA逻辑资源消耗，且SAW滤波器引入了0.8dB的插入损耗，但整体性能满足所有指标。
复盘经验：该案例表明，发射参数设计是一个系统性的折中过程。单纯调整某一参数（如PA增益）无法解决所有问题，必须联合优化数字增益、滤波器和预失真算法。同时，法规指标（ACLR）和调制质量指标（EVM）往往相互制约，需要找到平衡点。
1.4 常见误区与学习路径
常见误区：
- 误区一：发射功率越大越好。实际上，过高的功率不仅导致功耗和散热问题，还会因PA非线性恶化EVM和ACLR，甚至违反法规。
- 误区二：带宽越宽数据速率越高。带宽增加会提高接收机噪声底，降低信噪比，且受限于频谱资源。
- 误区三：调制阶数越高越好。高阶调制对相位噪声、EVM和信道估计精度要求极高，在低信噪比环境下反而性能更差。
- 误区四：忽略数字域与模拟域的交互。DAC的量化噪声、时钟抖动与PA的非线性会叠加，必须联合仿真。
学习路径规划：本课程共30章，分为四大模块。第一模块（第1-5章）聚焦基础参数：发射功率、带宽、调制阶数和采样率的设计方法；第二模块（第6-12章）深入射频链路：PA线性化、滤波器设计、阻抗匹配和天线效率；第三模块（第13-20章）探讨数字域技术：DPD、Crest Factor Reduction（CFR）、IQ失衡校正和自动增益控制；第四模块（第21-30章）面向系统级设计：多载波聚合、MIMO发射、频谱感知和法规认证。建议学习者按照顺序学习，每章结束后完成配套的仿真练习，并在实际硬件平台上验证。