2、接收链路基础：射频接收机架构（超外差、零中频、低中频）及灵敏度与噪声系数的定义
射频接收机的架构选择直接决定了接收链路的灵敏度、线性度、功耗与成本之间的权衡关系。在RFIC（射频集成电路）设计中，理解不同接收机架构的拓扑差异及其对噪声系数（Noise Figure, NF）和灵敏度（Sensitivity）的影响，是进行链路预算分析与验证的前提。本章将系统梳理超外差、零中频、低中频三种主流架构的信号处理流程与核心优缺点，并给出灵敏度与噪声系数的数学定义、工程计算方法及典型验证思路。
2.1 三种接收机架构的核心原理与工程权衡
2.1.1 超外差架构：经典高性能之选
超外差（Heterodyne）架构自20世纪初诞生以来，一直是高性能接收机的基准。其核心思想是通过一次或多次频率变换，将射频信号搬移到固定的中频（IF）再进行放大、滤波和解调。典型链路为：天线接收的RF信号经过带通滤波器（BPF）抑制带外干扰，送入低噪声放大器（LNA）进行低噪声放大，再经镜像抑制滤波器（IRF）滤除镜像频率分量，随后与本振（LO）信号在混频器中相乘，产生固定中频信号。中频信号经过信道选择滤波器（通常为声表面波SAW或陶瓷滤波器）后，由中频放大器（IFA）放大，最终送入解调器。
该架构最突出的优势在于极高的选择性和灵敏度。由于中频频率固定且远低于射频，可以在中频段实现高Q值的窄带滤波，从而有效抑制邻道干扰。同时，射频增益被分配到射频、中频和基带多个频段，避免了单点高增益带来的稳定性问题。然而，其代价是镜像抑制问题——混频器无法区分RF信号和镜像频率信号，必须在混频前使用高Q值滤波器抑制镜像。此外，超外差架构需要多个本振和混频级，导致功耗高、片外元件多、集成度低，这与RFIC追求高集成度、低成本的方向相悖。
2.1.2 零中频架构：高集成度与直流失调的博弈
零中频（Zero-IF或Homodyne）架构直接将RF信号与本振同频混频，输出基带I/Q信号，无需中频级。其链路为：RF信号经LNA放大后，分别与正交本振（0°和90°）混频，产生I/Q两路基带信号，再经低通滤波器（LPF）和可变增益放大器（VGA）后送入ADC。由于本振频率等于载波频率，不存在镜像频率，因此无需镜像抑制滤波器，也无需片外SAW滤波器，极大地提高了集成度并降低了成本。
然而，零中频架构引入了三个关键挑战：直流失调（DC Offset）、闪烁噪声（1/f噪声）和本振泄漏（LO Leakage）。本振信号可能通过混频器、衬底耦合或天线反射回到LNA输入端，形成自混频产生直流分量，该直流分量远大于有用信号，会饱和基带放大器。闪烁噪声在低频段功率密度极高，直接恶化基带信噪比。此外，偶次失真会产生二阶交调分量落在基带内，难以滤除。工程上通常采用交流耦合、谐波混频器、自适应校准算法和Chopper稳定技术来缓解这些问题。
2.1.3 低中频架构：折中之道
低中频（Low-IF）架构将信号搬移到接近直流的低中频（通常为几百kHz至几MHz），兼顾了超外差和零中频的优点。其拓扑与零中频类似，采用正交混频产生I/Q信号，但本振频率略低于或高于载波频率，使有用信号落在低中频段。这样既避免了直流失调和闪烁噪声的影响，又无需高Q值的中频滤波器，因为镜像信号可以通过I/Q信号的复数信号处理（数字域或模拟域）来抑制。
低中频架构的核心难点在于镜像抑制精度。由于I/Q两路幅度和相位失配会导致镜像信号无法完全抵消，典型失配1%幅度和1°相位时，镜像抑制比仅为约40dB。因此，低中频接收机通常需要片内校准电路，通过注入已知测试音并调整I/Q增益和相位来优化IRR。该架构广泛应用于蓝牙低功耗（BLE）、Zigbee、Sub-GHz物联网等中低速率、低功耗场景。
| 对比维度 | 超外差 | 零中频 | 低中频 |
|---|---|---|---|
| 镜像抑制 | 需片外滤波器，IRR>60dB | 无镜像问题 | 依赖I/Q匹配，需校准 |
| 直流失调/闪烁噪声 | 无影响 | 严重，需校准 | 影响小 |
| 集成度 | 低（需SAW/陶瓷滤波器） | 高 | 高 |
| 功耗 | 高（多级本振/混频） | 低 | 低 |
| 典型应用 | 基站、雷达、卫星 | 蜂窝UE、WiFi、GNSS | BLE、Zigbee、IoT |
2.2 灵敏度与噪声系数的定义及数学表达
2.2.1 噪声系数的物理意义与级联公式
噪声系数（NF）定义为接收机输入端信噪比（SNR_in）与输出端信噪比（SNR_out）之比，以dB为单位：NF = 10log(SNR_in/SNR_out)。它表征了接收机内部噪声对信号质量的恶化程度。理想无噪声系统的NF为0dB，实际系统NF通常为1~10dB。对于多级级联系统，Friis公式给出了总噪声系数的计算方法：
NF_total = NF₁ + (NF₂-1)/G₁ + (NF₃-1)/(G₁·G₂) + ...其中NF₁、G₁分别为第一级的噪声系数（线性值）和增益（线性值）。该公式揭示了两个重要设计原则：第一级LNA的噪声系数和增益对系统总NF起决定性作用；后续各级的噪声贡献被前级增益所抑制。因此，LNA设计需在增益、噪声和线性度之间优化，通常要求NF<2dB，增益>15dB。
2.2.2 灵敏度的定义与链路预算
灵敏度（Sensitivity）定义为接收机在满足最低解调信噪比（SNR_min）条件下，能够检测到的最小输入信号功率。其计算公式为：
P_sens(dBm) = -174dBm/Hz + 10log(BW) + NF_total + SNR_min其中-174dBm/Hz是290K温度下的热噪声功率谱密度（kTB），BW为信道等效噪声带宽，NF_total为系统总噪声系数，SNR_min取决于调制方式和误码率要求（如QPSK需约10dB，64QAM需约25dB）。例如，一个带宽为20MHz的LTE接收机，若NF=3dB，SNR_min=5dB，则灵敏度为-174+73+3+5 = -93dBm。
2.3 灵敏度与NF的验证方法及案例拆解
2.3.1 实验室验证流程
在RFIC流片后，灵敏度与NF的验证通常遵循以下步骤：
- 搭建测试环境：使用信号源（如Keysight E4438C）产生调制信号，经可变衰减器连接至DUT（待测芯片）的RF输入端；DUT输出连接至矢量信号分析仪（VSA）或误码率测试仪（BERT）。
- 校准路径损耗：使用网络分析仪测量从信号源到DUT输入端的线缆和接头损耗，确保输入功率准确。
- 测量NF：使用噪声系数分析仪（如N8975A）或Y因子法，直接测量DUT的级联NF。Y因子法需使用噪声源（ENR已知）在冷/热两种状态下测量输出噪声功率比。
- 测量灵敏度：设置信号源输出已知功率的调制信号，逐步降低功率直至BER达到目标值（如1e-6），记录此时的输入功率即为灵敏度。
- 交叉验证：将实测NF代入灵敏度公式，与实测灵敏度对比，偏差应在±1dB以内。
2.3.2 案例：2.4GHz BLE接收机灵敏度验证
背景与约束：某款BLE 5.0 SoC芯片，采用低中频架构（IF=2MHz），目标灵敏度为-96dBm（PER<30.8%），信道带宽1MHz，调制方式GFSK，SNR_min约5dB。芯片封装为QFN48，测试板为4层FR4。
初始现象：首次测试时，实测灵敏度仅为-88dBm，比目标差8dB。使用噪声系数分析仪测量NF为8.5dB，远高于设计值3.5dB。
分析判断过程：根据公式反推，NF每恶化1dB，灵敏度恶化1dB。8dB的灵敏度差距对应约8dB的NF恶化。检查测试板发现，LNA输入匹配网络中的电感L1（标称2.7nH）实际焊接为4.7nH，导致输入回波损耗S11从-15dB恶化至-3dB，信号反射损耗约3dB。同时，LNA偏置电阻R1虚焊，导致LNA工作电流从2mA降至0.5mA，增益下降6dB，NF上升5dB。
实际操作步骤：1) 使用烙铁重新焊接L1为2.7nH，并用网络分析仪确认S11<-12dB；2) 补焊R1，测量LNA静态电流恢复至2mA；3) 重新测量NF，降至3.8dB；4) 重新测试灵敏度，达到-95.5dBm，与理论值-96dBm偏差0.5dB，在可接受范围内。
结果对比与复盘：修复后灵敏度提升7.5dB，接近目标。复盘发现，问题根源在于BOM中电感封装尺寸相同但感值标识不清，以及贴片厂对偏置电阻的漏焊。后续在测试规范中增加上电静态电流检查和S11预检作为强制步骤，避免类似问题。
2.4 常见误区与设计复盘
- 误区一：只关注NF而忽略增益分配。Friis公式表明，若第一级增益不足，后级噪声贡献将不可忽略。例如，LNA增益仅10dB时，混频器NF=10dB会使总NF增加约3dB；而LNA增益提升至20dB时，混频器贡献降至0.4dB。
- 误区二：将灵敏度公式中的带宽误用为符号速率。对于扩频系统（如GPS），噪声带宽远大于符号速率，若用符号速率计算，灵敏度会被高估10dB以上。
- 误区三：忽略测试电缆损耗对灵敏度测量的影响。在2.4GHz频段，1米长高质量同轴电缆损耗约0.5dB，若未校准，灵敏度测试结果会偏乐观0.5dB。
- 误区四：零中频接收机未做直流校准就测灵敏度。直流失调会压缩基带动态范围，导致灵敏度测试结果不稳定，需先运行片内校准算法。