4. 阻抗点选择基础：Smith圆图上的阻抗表示、等效率圆与等线性度圆的概念

Load Pull 测试的核心目标，是在 Smith 圆图上为功率放大器（PA）的有源器件找到最优的基波阻抗区域。然而，“最优”并非单一数学点，而是效率、线性度、输出功率与增益等多个指标在阻抗复平面上的折中。理解 Smith 圆图上的阻抗表示，以及等效率圆（Constant Efficiency Circles）与等线性度圆（Constant Linearity Circles）的物理含义与工程用法，是进行阻抗点选择的第一步，也是避免“只看效率、忽略线性”或“盲目扫点、不知取舍”等常见工程陷阱的基础。

4.1 Smith圆图上的阻抗表示：从反射系数到阻抗域的映射

Smith圆图本质上是一个复平面，其横轴为归一化电阻（r），纵轴为归一化电抗（x）。任意一个复数阻抗 Z = R + jX，都可以通过归一化阻抗 z = Z/Z₀（Z₀ 通常为 50Ω）映射到圆图上。这种映射的数学基础是反射系数 Γ = (z-1)/(z+1)，它建立了阻抗与反射系数之间的一一对应关系。在 Load Pull 测试中，我们关注的不是单纯的阻抗值，而是这个阻抗点相对于 50Ω 系统阻抗的偏移程度，以及该偏移对器件性能的影响。

在圆图上，等电阻圆是一族圆心位于实轴上、半径不同的圆；等电抗弧线则是从短路点（左端点）出发、终止于开路点（右端点）的弧线。当我们在 Load Pull 系统中调节调谐器（Tuner）时，实际上是在改变从器件参考面看进去的阻抗，这个阻抗在圆图上表现为一个移动的点。工程上，我们通常将圆图划分为几个典型区域：低阻区（r < 0.5）、匹配区（r ≈ 1）、高阻区（r > 2），以及感性区（x > 0）和容性区（x < 0）。不同器件（如 LDMOS、GaN HEMT）的最优效率阻抗往往落在不同的区域，这取决于器件的输出电容、封装寄生和工作电压。

4.2 等效率圆：效率在阻抗平面上的等高线

等效率圆是 Load Pull 扫描后，将效率（PAE 或漏极效率）相同的阻抗点连接而成的闭合曲线。其物理本质是：在某一固定频率和输入功率下，器件的效率对基波阻抗呈现“单峰”响应，即存在一个最优效率阻抗点（通常称为 P₀ 点），围绕该点效率逐渐下降，形成近似椭圆形的等高线族。

等效率圆的形状和位置受以下因素影响：

• 器件类型与工艺： GaN HEMT 的最优效率阻抗通常比 LDMOS 更低（更靠近短路点），且等效率圆更“尖锐”，意味着效率对阻抗变化更敏感。
• 工作频率： 频率升高时，器件输出电容的容抗减小，最优效率阻抗点向低阻方向移动，等效率圆整体平移。
• 输入功率/回退量： 在大功率（P₃dB 附近）时，等效率圆较小且集中；在功率回退（如 6dB 回退）时，等效率圆变大，效率峰值降低但平坦度改善。
• 谐波终端： 二次谐波和三次谐波阻抗对基波等效率圆有显著影响，尤其是对 Class-F 或逆 Class-F 模式。

在工程应用中，我们通常以“效率下降 1 个百分点”或“效率为峰值效率的 90%”作为等效率圆的边界定义。例如，若峰值效率为 70%，则 63% 等效率圆内的阻抗点都可视为“高效率区域”。

4.3 等线性度圆：线性度指标的阻抗约束

等线性度圆描述的是在阻抗平面上，满足特定线性度指标（如 IMD3 ≤ -30dBc、ACPR ≤ -35dBc 或 AM/AM 失真 ≤ 0.5dB）的阻抗点集合。与效率圆不同，线性度圆往往不是单峰的，可能出现多个局部最优区域，甚至出现“环形”或“带状”分布，这取决于器件的非线性产生机制（如 gm 三阶非线性、Cgs/Cgd 非线性、热效应等）。

等线性度圆的典型特征包括：

• 中心偏移： 线性度最优阻抗点通常与效率最优阻抗点不重合，偏移方向取决于器件偏置点。对于 Class-AB 偏置，线性度最优阻抗往往比效率最优阻抗略高（更接近 50Ω），因为负载线更接近线性区。
• 多区域并存： 某些器件在低阻区和高阻区各有一个线性度较好的区域，中间区域反而线性度恶化。这要求工程师在圆图上进行“多峰搜索”，不能只依赖自动优化算法。
• 功率依赖性： 线性度圆随输入功率变化剧烈。在小信号下，线性度圆很大；在压缩点附近，线性度圆急剧缩小，且最优阻抗点快速移动。

4.4 等效率圆与等线性度圆的交叠分析：折中区域的确定

将等效率圆与等线性度圆叠加在同一张 Smith 圆图上，其交叠区域即为“双指标满足区”。这个区域的大小和位置决定了阻抗选择的自由度。工程上，我们通常采用以下步骤进行折中分析：

1. 设定指标阈值： 明确效率下限（如 PAE ≥ 55%）和线性度上限（如 IMD3 ≤ -28dBc）。
2. 绘制等值线： 在 Load Pull 数据后处理软件中，分别绘制效率等高线和线性度等高线，并标注阈值对应的圆。
3. 识别交叠区： 在圆图上找到两个圆的公共区域。若交叠区面积较大（半径比 > 0.3），则阻抗选择裕度充足；若交叠区很小或不存在，则需放宽某一指标或调整谐波终端。
4. 选择中心阻抗： 在交叠区内，优先选择靠近效率峰值点的阻抗，因为效率对阻抗的梯度通常比线性度更陡峭，微调时效率更容易恶化。
5. 验证敏感性： 在选定阻抗点周围进行小范围扫描（如 ±5Ω），确认效率和线性度均在可接受范围内波动，避免落在“悬崖边”。

4.5 案例拆解：2.6GHz GaN PA 的阻抗折中实战

某 5G 基站 PA 模块设计，使用 10W GaN HEMT（CGH40010F 类器件），工作频率 2.6GHz，偏置条件 Vds=28V，Idq=100mA（浅 AB 类）。目标指标：在 P₃dB 回退 6dB 时，PAE ≥ 45%，ACPR ≤ -30dBc（20MHz LTE 信号）。

初始状态： 工程师首先在 50Ω 系统下测试，PAE 仅为 32%，ACPR 为 -25dBc，均不达标。随后进行 Load Pull 扫描，频率 2.6GHz，输入功率 28dBm（对应 6dB 回退），调谐器覆盖阻抗范围 Γ = 0.2~0.8。

数据采集： 共扫描 120 个阻抗点，记录每个点的 PAE、IMD3、输出功率和增益。后处理绘制等值线图，发现：

• 效率峰值点 Z_eff = 12 + j8Ω，PAE = 52%；
• 线性度最优点 Z_lin = 22 + j15Ω，IMD3 = -33dBc；
• 两圆交叠区域位于 Z = 15~18 + j10~12Ω 之间，面积约为整个圆图面积的 8%。

分析判断： 交叠区存在但面积较小，且效率梯度在交叠区边缘较陡。若直接选择交叠区中心 Z = 16.5 + j11Ω，预计 PAE ≈ 47%，IMD3 ≈ -31dBc，均满足指标。但考虑到实际匹配网络元件公差（电感 ±5%，电容 ±2%），阻抗点可能偏移 ±3Ω，需要验证偏移后的性能。

实际操作： 在 Z = 16.5 + j11Ω 周围进行精细扫描（步进 1Ω），共 9 个点。测试结果：

阻抗点 (Ω)      PAE (%)    IMD3 (dBc)
14 + j10         44.8       -29.5
15 + j11         46.2       -30.8
16 + j11         47.1       -31.2
17 + j12         46.5       -30.5
18 + j12         45.2       -29.8
（其余点略）

结果对比： 在 Z = 16 + j11Ω 处，PAE = 47.1%，IMD3 = -31.2dBc，满足指标且留有约 1dB 的线性度裕度。但该点距离效率峰值点（12+j8Ω）有约 5Ω 的偏移，效率下降了约 5 个百分点，这是为线性度付出的代价。

风险与代价： 该折中方案导致 PAE 比理论峰值低 5%，意味着在 10W 输出功率下，额外功耗约 0.5W，对散热系统提出了更高要求。同时，由于交叠区较窄，批量生产时匹配网络的离散性可能导致部分模块落入不达标区域，因此需要引入微调元件或采用数字预失真（DPD）来补偿线性度。

复盘经验： 在类似设计中，若交叠区面积过小（半径比 < 0.2），应考虑调整二次谐波阻抗。在本案例中，将二次谐波阻抗从短路改为感性（Γ₂ = 0.7∠60°）后，等效率圆向高阻方向移动了约 3Ω，交叠区面积扩大了 40%，为后续设计提供了更大裕度。

4.6 常见误区与总结复盘

误区一：将效率峰值点直接作为最终阻抗。 效率峰值点往往位于低阻区，该处线性度可能很差。在调制信号下，ACPR 可能超标 5dB 以上。正确做法是始终以“双指标交叠区”为选择范围。

误区二：忽略等值线的测量条件。 等效率圆和等线性度圆都是在特定功率、温度和偏置下测得的。若实际工作条件偏离（如温度从 25°C 升至 85°C），圆图会平移和缩放。建议在极限温度下各测一次，取交叠区的公共部分作为最终阻抗。

误区三：认为线性度圆是“实心”的。 实际上，线性度圆内部可能存在“空洞”——某些阻抗点虽然 IMD3 达标，但 AM/AM 失真或相位失真严重，导致 EVM 恶化。因此，在确认阻抗点时，应同时检查 AM/AM 和 AM/PM 特性。

误区四：忽视谐波阻抗对基波圆图的影响。 基波等效率圆和等线性度圆是在特定谐波终端下绘制的。如果后续匹配电路改变了谐波阻抗，基波圆图将不再适用。在 Load Pull 测试中，应固定谐波调谐器状态，或在基波扫描时同步记录谐波阻抗。