4. DDR 控制器初始化：时序参数配置、训练序列执行、内存映射验证

4.1 概述

DDR 控制器初始化是 XBL 硬件初始化中最关键的一环。只有正确配置时序参数、完成 PHY 训练并通过内存映射验证，SoC 才能安全地使用 DRAM 作为主存。本章深入剖析三个核心阶段：时序参数配置（从 SPD 或预设表获取）、训练序列执行（ZQ 校准、DQS 门控、读写均衡）以及内存映射验证（地址线完整性、ECC 测试）。

4.2 原理概述

DDR 初始化涉及三方面硬件协作：
- DDR PHY：负责物理信号发送/接收，需要精确的延迟与电平校准。
- DDR 控制器：管理命令调度、刷新、时序参数。
- 系统存储映射模块：决定哪段物理地址对应哪些 DDR 芯片。

时序参数（CL、tRCD、tRP、tRAS 等）直接决定读/写窗口，必须与芯片数据手册或 JEDEC 标准匹配。训练序列在每次上电后动态调整 DQ 与 DQS 之间的偏斜，补偿 PCB 走线差异。内存映射验证通过写入固定模式并回读，确认地址译码与缓存行对齐正确。

4.3 实现流程

阶段操作关键 API / 寄存器
1. 时序参数配置读取 SPD 或芯片预设表，编程控制器时序寄存器ddr_set_timing() / TIMING_CFGn
2. 训练序列执行ZQ 校准→DQS 门控训练→读写均衡训练→最终 DQ 窗口扫描ddr_phy_calibrate() / PHY_TRAIN_CTRL
3. 内存映射验证写入 0xA5/0x5A/随机模式，检查行/列/bank 地址线正确性mmap_verify() / MEM_VERIFY_DONE

4.4 时序参数配置详解

典型参数来源于 DRAM 的 JEDEC 标准密度表或通过 I²C 读取 SPD 内容。下面是一段从 SPD 提取时序并写入控制器的伪代码（实际使用寄存器偏移）：

struct ddr_timing t;
spd_read(SPD_TCL_OFFSET, &t.CL);
spd_read(SPD_TRCD_OFFSET, &t.tRCD);
spd_read(SPD_TRP_OFFSET, &t.tRP);
spd_read(SPD_TRAS_OFFSET, &t.tRAS);

ddr_reg_write(TIMING_CFG0, (t.CL << 24) | (t.tRCD << 16) |
                             (t.tRP << 8)  | t.tRAS);
// 配置频率与分频比
ddr_reg_write(DRAM_CLK_DIV, 2);  // 若 DDR-1600 则分频 1:2
提示：部分 SoC 提供“自动时序推导”模式，只需提供频率和密度即可自动加载预设表，但强烈建议在锁定稳定后再次验证实际时序寄存器值。

4.5 训练序列执行

训练序列通常由 PHY 固件或硬件状态机驱动。XBL 层通过以下步骤触发：

  1. ZQ 校准：发送 ZQCL（ZQ 校准长）命令，等待约 512 个时钟周期。
  2. DQS 门控训练：PHY 扫描 DQS 延迟值，寻找数据有效窗口边界。
  3. 读写均衡训练：对每个字节通道发送固定数据，调整 DQ 输出延迟使眼图最大化。
  4. 最终 DQ 窗口扫描：回读状态寄存器确认余量。
// 典型 PHY 训练启动流程
phy_reg_write(PHY_CTRL, ENABLE_ZQCL);
while (!(phy_reg_read(PHY_STATUS) & ZQ_DONE)); // 等待校准完成

phy_reg_write(DQS_GATE_CTRL, START_GATE_TRAIN);
while (!(phy_reg_read(DQS_GATE_STATUS) & GATE_DONE));

phy_reg_write(RW_EQ_CTRL, START_EQ_TRAIN);
while (!(phy_reg_read(RW_EQ_STATUS) & EQ_DONE));
常见错误：如果某个步骤超时（一般超过 1ms），则说明时序参数与真实芯片不匹配或 PCB 信号完整性太差。此时应回退到最低安全频率并重新计算时序。

4.6 内存映射验证

内存映射验证通过向整个物理地址空间写入模式循环，并回读比较。以下是一个 32 位地址线验证示例：

uint32_t *base = (uint32_t *) DDR_BASE;
uint32_t errors = 0;
for (uint32_t off = 0; off < MEM_SIZE; off += 4) {
    base[off/4] = 0xA5A5A5A5;
}
for (uint32_t off = 0; off < MEM_SIZE; off += 4) {
    if (base[off/4] != 0xA5A5A5A5) {
        errors++;
        debug_log("MMAP_VFY: addr 0x%08x mismatch", DDR_BASE + off);
    }
}
if (errors == 0) {
    mmap_set_valid(MAP_VALID);
    debug_log("DDR memory map verified OK");
}
调试建议：在调试阶段，可以使用更小的步长（如 8 字节）并检查是否出现幻影地址反射（如写入 addr A 却读到 addr B 的值），以暴露地址线短路或端口映射错误。

4.7 性能与稳定性优化

  • 使用预设表缓存：将已验证过的时序参数存入 OTP 或 boot 分区，下次启动直接加载跳过 SPD 解析。
  • 训练重试与边界记录：如果训练失败，自动降低一个速级（如从 DDR-2133→1866）并重试，避免完全启动失败。
  • ECC 初始化：若硬件支持 ECC，在验证后立即写入全 1 模式使 ECC 奇偶校正位初始化，否则第一次访问可能触发错误。

4.8 DDR 初始化流程概览（SVG）

DDR 控制器初始化流程 DDR 控制器初始化流程 开始 DDR 初始化 时序参数配置 训练序列执行 ZQ→DQS→均衡→窗口 内存映射验证 验证通过？ DDR 初始化完成 失败 → 降频重试 回退后重新配置时序参数

4.9 常见错误与调试手段

错误现象可能原因解决措施
训练阶段卡在 DQS 门控tDQSS 或 tRP 配置偏大/偏小检查 SPD 值，或使用 DDR 速率自动计算工具
映射验证写入 0x5A 回读 0x00地址线高字节短路或 DDR 电源未就绪检查 PMIC 上电序列与地址线焊接
随机单 bit 错误读写均衡未完全收敛增加训练迭代次数或降低频率
ECC 校验失败ECC 初始化未执行或无效在验证后加入全 1/全 0 的 ECC SCRUB 步骤
调试日志示例（成功情景）：
[XBL] DDR training start @ 933MHz
[XBL] ZQ calibration done (t=0.2ms)
[XBL] DQS gate train: centroid at delay 24, margin 3
[XBL] Read-Write equalization: all bytes passed
[XBL] Memory map verify: 64 MB checked, 0 errors
[XBL] DDR init complete.

4.10 部署注意事项

  • 在大批量生产时，建议将训练参数（如 DQS 延迟值）写入 OTP，避免每次都重新训练。
  • 如果平台支持多种 DDR 频率（如 LP4X 不同速率），应构建一个速率‑时序对应表，按温度降频。
  • 内存映射验证必须覆盖所有 bank 和 row 地址空间，尤其是高地址区常用于 MMU 页表，错误可能导致系统锁死。
← 上一章 📖 返回目录 下一章 →