第1章 PMIC上电时序基础知识

现象识别：上电时序紊乱的典型故障

芯片上电过程中，如果多个电源轨的上升顺序、斜率或到达稳定电压的时间不满足数据手册要求，会直接导致系统无法启动、复位振荡、IO闩锁或逻辑错误。常见可观察现象包括：

• 系统反复复位——Core电源先就位但IO电源未就绪，POR监测器误触发。
• I2C/SPI通信异常——VDD_IO上升过慢，外设处于不确定态。
• DC-DC输出过冲——使能信号早于输入电容充电，环路调节异常。
• PMIC无PG输出——某一电源轨未在时序窗口内达到阈值，连锁导致后续轨不启动。

数据采集：捕获时序波形与寄存器状态

1. 物理观测：使用4通道以上示波器，探头调至1×衰减，DC耦合，触发条件设为EN上升沿。
2. 寄存器回读：通过I2C/SMBus读取PMIC状态寄存器，确认上电序列阶段（Power-Up Sequence Phase）、欠压/过压标志。
3. PG信号逻辑分析：使用逻辑分析仪同时采集PG输出与下一级使能输入，检查是否满足t_delay_min。

原因定位：故障树分析与判断规则

以下故障树针对“PG信号未在规定窗口内有效”这一典型失效模式：

判断规则表：

修复动作：调整时序窗口与使能逻辑

• 增加轨间延迟：在EN引脚与地之间并联电容（100 nF ~ 1 μF），利用RC充放电产生软启动余量。
• 修改PMIC寄存器：若PMIC支持可编程时序，通过SMBus写入新的延迟参数。例如某款PMIC的配置示例：

// I2C write to PMIC delay register (addr 0x1B)
// Set Vcore delay to 2.0 ms (default 0.5 ms)
i2cset -y 2 0x68 0x1B 0x4A  # 0x4A = 74 = 2.0 ms @ step 27 μs

• 使能信号整形：如果EN来自外部MCU GPIO，加入施密特触发器缓冲或RC滤波，消除毛刺。
• PG信号重同步：在PG与下一级EN之间添加单稳态触发电路，确保最小保持时间。

复测：验证时序窗口是否闭合

1. 重复示波器测量，记录每路电源的上升时间（10%~90%）、峰值过冲、以及轨间延迟。
2. 对比数据手册中的“上电时序窗口”图，确认所有测量点落在绿色区域内。
3. 进行边界电压测试（Vin_min, Vin_max, 温度-40°C~85°C），确保宽范围仍满足窗口。
4. 使用电源排序测试脚本（如Python+示波器自动化）批量记录200次启动，统计时序抖动。

预防措施：设计阶段融入时序健壮性

• 在原理图设计时，使用带可编程时序的PMIC，避免纯RC模拟延迟难以精确控制。
• 预留外部延迟电容焊盘（DNP），方便调试时临时调整。
• 在PCB布局中，使能信号与PG信号走线远离功率电感与开关节点，防止噪声耦合。
• 编撰“上电时序检查清单”，在系统级测试前逐项确认：EN斜率、Vout上升斜率、PG阈值、轨间间隔。

本章核心流程图：典型四路PMIC上电时序关系