第3章 Adreno GPU架构：核心管线、纹理单元、性能分级、显示输出接口(DSI/DP)与DPU协同工作方式

3.1 模块边界与系统分层

Adreno GPU 在高通8155平台中负责图形渲染与通用计算（GPGPU），与CPU、DSP、DPU通过系统总线（NoC）互联。其模块边界如下：

• 上游输入：应用/游戏通过OpenGL ES / Vulkan / OpenCL驱动提交命令与顶点数据。
• 内部存储：专用显存（GDDR6或LPDDR5划分的GPU分区），通过双通道AHB/AXI总线访问。
• 下游输出：渲染完成的帧缓冲（Framebuffer）传递给DPU进行图层合成与显示输出。
• 控制边界：GPU固件（ZAP）负责安全启动与上下文切换，驱动运行在Linux/Android内核态。

3.2 核心渲染管线

Adreno GPU 采用统一的可编程着色器架构，所有着色阶段（顶点、几何、片元、计算）共享同一组ALU单元。其核心管线按以下阶段顺序执行：

1. 命令解析（Command Processor） —— 从Ringbuffer读取DMA命令包，解析为内部微码指令。
2. 几何处理（Geometry Stage） —— 顶点着色器执行坐标变换、光照计算，图元组装。
3. 分块与光栅化（Tile Bin & Rasterizer） —— 将屏幕划分为16×16/32×32的Tile，光栅化生成片元。
4. 像素着色（Pixel Shader） —— 片元程序执行颜色计算、纹理采样、Alpha测试。
5. 输出合并（Output Merge） —— 深度/模板测试、颜色混合、写入Tile Buffer。

3.3 纹理单元与性能分级

纹理单元负责从显存中采样并过滤纹理数据，是GPU memory-bound场景的核心瓶颈。Adreno 640的纹理单元包含两级缓存：

• L0 纹理缓存： 每通道 4KB，存放最近使用的纹素（Texel），延迟 < 8 cycles。
• L1 纹理缓存： 共享 64KB，存放当前Tile所需的纹理切片，延迟 ~20 cycles。
• 纹理过滤器： 支持双线性、三线性、各向异性（最高 16x）过滤，压缩格式包括 ASTC、ETC2、BC7。

Adreno 在8155平台上的性能分级与关键指标如下：

3.4 显示输出接口：DSI与DP

8155 提供两组独立显示输出：DSI（Display Serial Interface）用于内置车载屏幕，DP（DisplayPort）用于外接显示器或HUD。两者在链路层与物理层有显著差异：

3.5 GPU与DPU协同工作方式

GPU与DPU通过共享显存区域（Unified Memory）实现零拷贝协作。DPU不直接访问GPU内部寄存器，而是通过专用AXI端口读取帧缓冲描述符。协同数据流与控制流如下：

1. GPU完成渲染 → 在显存中写入一帧完整图像（Framebuffer），并更新DPU的“帧就绪”寄存器。
2. DPU轮询/中断接收 → DPU通过配置的Layer Descriptor发现新帧，启动DMA读取。
3. DPU图层合成 → DPU将GPU帧、摄像头叠加层、UI叠加层按Z-Order合成，执行色彩空间转换（YUV→RGB）。
4. 显示输出 → 合成后的画面通过DSI/DP TX发送到屏幕。

信任链路与安全机制：

• GPU与DPU之间的帧缓冲地址由TrustZone保护的SCM（Secure Channel Manager）验证，防止非安全世界篡改显示内容。
• DRM（数字版权管理）内容使用独立的Secure Display路径：GPU将加密帧直接传递给DPU的安全解码通道，绕过非安全显存。
• DPU的寄存器写操作通过AXI Firewall保护，仅允许GPU驱动和DPU驱动（运行在安全EL2）访问。

3.6 方案权衡与落地步骤

性能与功耗权衡：

• Tile Size 选择：16×16 Tile 延迟低但带宽消耗大，32×32 Tile 带宽节省 20% 但延迟增加 1.5 帧。
• 纹理压缩格式：ASTC 6×6 平衡质量与带宽，BC7 用于高精度UI层。
• DPU合成 vs GPU合成：DPU硬件合成功耗仅为GPU合成的 1/5，建议将UI静态层（导航栏、仪表盘）固定为DPU平面，GPU只渲染动态内容。

显示输出链路初始化（SOP格式）：

异常处理参考（日志片段）：

# DPU 帧超时恢复流程
[DPU] ERROR: layer0 fetch timeout (reg=0x1040)
[DPU] ACTION: 重置 Layer Mixer 0 描述符指针
[DPU] ACTION: 发送 SMMU TLB 刷新命令
[DPU] INFO: layer0 recovery success (latency=23ms)

3.7 验收标准