3、电源系统检查：目标板供电电压测量、电源纹波噪声分析、LDO输出能力评估、去耦电容布局影响
烧录失败，十有八九跟电源脱不了干系。我见过太多工程师拿着烧录器折腾半天，最后发现是板子供电出了问题。电源系统检查，说白了就是给目标板做个“血压检测”。
这一节我们重点聊四个方向：电压准不准、纹波大不大、LDO够不够力、电容摆没摆对位置。每个点都可能成为烧录失败的“元凶”。
3.1 目标板供电电压测量
先做最简单的事——测电压。但别小看这一步，我踩过坑。
拿万用表直接怼在芯片电源引脚上测，这是基本功。但要注意几点：
- 测点位置：别测在LDO输出端，要测在芯片最近的去耦电容两端。我遇到过板子上LDO输出3.3V稳稳的，芯片引脚上只剩2.8V——中间走线太长，压降全吃掉了。
- 负载状态：空载测和带载测，结果可能差很多。烧录时芯片会进入某种工作模式，电流突然增大，电压可能瞬间掉下去。我建议在烧录过程中实时监测电压。
- 多测几个点：如果板上有多个电源域（比如1.8V、3.3V），每个都要测。有一次我排查一个STM32烧录失败，发现VDD和VDDA差了0.15V，模拟部分供电偏低，导致内部PLL锁不住。
3.2 电源纹波噪声分析
电压值对了，不代表电源干净。纹波太大，芯片内部逻辑可能误判。
纹波来源主要有几个：
- 开关电源的开关噪声：频率几百kHz到几MHz，幅度几十mV到几百mV。
- 数字电路瞬态电流引起的毛刺：芯片内部翻转时，瞬间电流变化会在电源上产生尖峰。
- 地弹噪声：地回路阻抗导致的地电位波动。
怎么判断纹波是否超标？我一般看芯片数据手册里的电源纹波要求。比如某款MCU要求VDD纹波不超过50mVpp，那超过这个值就要处理。
一个真实案例：某客户用LDO给ESP32供电，烧录总是随机失败。我拿示波器一看，纹波有120mVpp，峰值正好卡在芯片复位阈值附近。换了个低噪声LDO，纹波降到30mVpp，问题解决。
纹波测量时要注意探头接地——用弹簧接地夹，别用长地线夹。长地线会引入额外噪声，测出来的纹波可能比实际大好几倍。
3.3 LDO输出能力评估
LDO选型时，很多人只看输出电压，忽略了输出电流能力。烧录时芯片需要的电流可能比正常工作时大。
举个例子：某款蓝牙SoC在正常运行时电流约30mA，但烧录时进入Bootloader模式，RF部分全开，电流飙到120mA。如果LDO最大输出只有100mA，电压就会被拉低。
| 场景 | 典型电流 | 注意事项 |
|---|---|---|
| 正常休眠 | 几μA ~ 几十μA | LDO静态电流不能太大 |
| 正常运行 | 几十mA | LDO输出能力需留余量 |
| 烧录/编程 | 可能翻倍甚至更高 | 必须实测烧录时峰值电流 |
| 外设全开 | 接近LDO极限 | 注意散热，防止过热保护 |
怎么评估？我建议用电流探头或串联采样电阻，实测烧录过程中的电流波形。如果发现电流峰值接近LDO标称值，就要换更大电流的LDO，或者在LDO输出端加个大电容做能量缓冲。
3.4 去耦电容布局影响
这个点容易被忽略，但影响很大。去耦电容不是随便焊上去就完事的。
电容的作用是提供瞬态电流。芯片内部逻辑翻转时，需要从最近的电容取电，而不是从远处的电源走线拉电流。如果电容离芯片引脚太远，走线电感会阻碍电流流动，导致电压瞬间跌落。
布局原则：
- 电容尽量靠近芯片电源引脚：距离不超过2mm，走线越短越粗越好。
- 多个电容并联：不同容值覆盖不同频率。比如0.1μF+10μF组合，0.1μF负责高频，10μF负责低频。
- 小电容更靠近引脚：0.1μF或0.01μF放在最内侧，大电容稍远一点。
- 地回路要短：电容的地端要直接打过孔到地平面，不要绕路。
去耦电容布局的影响，可以用下面这张图来理解：
3.5 电源系统检查清单
最后，我整理了一份检查清单。每次遇到烧录失败，先过一遍这个清单，能省下大量排查时间。
- 测电压：芯片引脚上电压是否在规格范围内？
- 看纹波：纹波是否超过数据手册要求？
- 算电流：烧录时峰值电流是否超过LDO输出能力？
- 查电容：去耦电容是否靠近芯片？容值组合是否合理？
- 验地线：地回路是否足够短？有没有共地问题？