硬件连接基础：烧录器与目标板的连接方式
烧录失败，十有八九是硬件连接出了问题。这话可能有点绝对，但在我这些年带团队的经验里，至少七成的烧录异常，最后都指向了物理连接。
今天咱们就掰开揉碎，把烧录器跟目标板之间的那几根线聊透。你想想看，信号从电脑出来，经过烧录器，再通过线缆到芯片，这一路但凡有一个接触不良、阻抗不匹配或者供电不稳，烧录就不可能成功。
三大主流接口：SWD、JTAG、UART
目前嵌入式开发里，烧录接口就这三种最常见。我按使用频率排个序，咱们一个一个说。
| 接口类型 | 信号线数量 | 典型速度 | 适用场景 |
|---|---|---|---|
| SWD | 2线（SWDIO + SWCLK） | 4~10 MHz | Cortex-M系列MCU，最常用 |
| JTAG | 4线（TMS + TCK + TDI + TDO） | 10~50 MHz | FPGA、高端ARM、调试功能更全 |
| UART | 2线（TX + RX） | 115200~921600 bps | Bootloader模式、无SWD/JTAG接口时 |
SWD——我的首选
我个人习惯，只要芯片支持SWD，我就用SWD。为什么？两根信号线加一根地线，总共三根就能干活。对于PCB空间紧张的项目，这简直是救命的设计。
SWD的接线很简单：
- SWDIO：数据线，双向传输
- SWCLK：时钟线，由烧录器驱动
- GND：共地，这个绝对不能省
我在项目中遇到过好几次，工程师只接了SWDIO和SWCLK，没接地线，结果烧录成功率不到三成。接地之后，一次通过。嗯，这里要注意，地线不是可选项，是必选项。
JTAG——功能更全，但线也多
JTAG比SWD多了两条线，好处是可以做边界扫描，调试功能更丰富。但说实话，对于大多数MCU烧录场景，SWD完全够用。
JTAG的标准接法：
- TMS：模式选择
- TCK：时钟
- TDI：数据输入
- TDO：数据输出
- nTRST：可选，复位信号
如果你用的是FPGA或者某些高端ARM芯片，JTAG可能是唯一选择。这时候别嫌线多，老老实实把每根线都接好。
UART——最后的退路
有些芯片出厂时SWD/JTAG被锁死了，或者引脚被复用了，这时候UART烧录就是救命稻草。一般通过芯片内置的Bootloader，用串口把固件灌进去。
UART烧录的接线：
- TX：烧录器发，目标板收
- RX：目标板发，烧录器收
- GND：共地
这里有个坑——TX和RX要交叉连接。烧录器的TX接目标板的RX，烧录器的RX接目标板的TX。我曾经见过一个同事，两根线直连了，折腾了一下午没烧进去，最后发现是线序搞反了。
线缆质量与长度的影响
这个问题经常被忽视。很多人觉得，线嘛，能通就行。但实际不是这样。
我做过一个实验：用同一块板子，同一台烧录器，分别用10cm、30cm、50cm、1m的杜邦线测试SWD烧录。结果如下：
| 线缆长度 | 烧录成功率（4MHz） | 现象 |
|---|---|---|
| 10 cm | 100% | 稳定，无异常 |
| 30 cm | 95% | 偶尔失败一次 |
| 50 cm | 70% | 频繁报错 |
| 1 m | 30% | 基本烧不进去 |
为什么会这样？因为信号在长线缆上会有反射、衰减和串扰。SWCLK是时钟信号，频率越高，对线缆长度越敏感。
我的建议：
- SWD/JTAG线缆控制在20cm以内，最长不要超过30cm
- UART线缆可以长一些，1~2米问题不大，但波特率别太高
- 用屏蔽线或者双绞线，比杜邦线靠谱得多
- 线缆质量看三点：线径够粗（26AWG以上）、端子镀金、阻抗匹配
供电稳定性检查
烧录失败还有一个隐形杀手——供电不稳。芯片在烧录时，Flash写入需要较高的瞬时电流。如果供电跟不上，写入就会出错。
我遇到过最典型的情况：目标板用USB供电，USB线又长又细，线上压降大，到板子上的电压只剩4.5V了。芯片虽然能跑，但烧录时Flash写入电压不够，反复报错。
供电检查的几个要点：
- 测量目标板供电电压：用万用表测芯片VDD引脚，确保在规格范围内
- 观察烧录时的电压波动：用示波器看，烧录瞬间电压跌落不能超过5%
- 检查电源纹波：纹波过大也会干扰烧录，尤其是高速SWD/JTAG
- 烧录器是否给目标板供电：有些烧录器带3.3V输出，但电流有限（一般100~300mA），如果目标板功耗大，建议目标板独立供电
知识结构总览
下面这张图把本章的核心逻辑串起来了。你可以把它当作排查时的路线图。
这张图把咱们今天讲的内容串起来了。从接口方式、线缆质量到供电稳定性，三个维度缺一不可。下次遇到烧录失败，别急着怀疑芯片坏了，先按这个结构排查一遍硬件连接。
记住一句话：硬件连接是烧录的地基，地基不稳，上面盖什么都白搭。