4. EPYC BIOS关键选项与稳定性基线

EPYC平台的稳定性问题，很少是单一选项造成的，更多时候是多个BIOS参数之间互相牵制的结果。内存频率拉高会加重Infinity Fabric（IF）的负担，IF频率提升又会影响SoC电压与温度，PCIe速率与电源管理策略则决定了链路在空闲与满载切换时是否会出现训练失败或降速重连。因此，建立稳定性基线的核心思路不是“把每个选项都调到最优”，而是先确定一组彼此匹配、可复现、可回退的参数组合，再通过压力测试验证其边界。

内存频率与时序：先定频率，再收时序

EPYC 9004/9005系列支持DDR5，典型频率档位包括4800、5600、6000 MT/s等。频率越高，内存控制器与IF的同步压力越大。实际配置时建议先以JEDEC标准频率（如4800 MT/s）建立基线，确认系统在默认时序下稳定，再逐步提升频率并同步放宽tCL、tRCD、tRP等主时序。例如，一组教学示例参数可设为：频率5600 MT/s、tCL 36、tRCD 36、tRP 36、tRAS 72、Command Rate 2T、VDDIO 1.25V、VDDQ 1.25V、VPP 1.8V。这些数值属于示例假设，实际应以内存条SPD与主板QVL为准。

验证内存稳定性时，优先使用MemTest86或PassMark MemTest，至少完成2轮完整测试；若出现单比特错误，先降低频率或放宽tCL，而不是直接加电压。对于RDIMM与3DS RDIMM，还需关注Rank数量与通道填充方式，8通道满配时频率往往需要下调一档。

Infinity Fabric：与内存频率的耦合关系

IF频率（FCLK）与内存时钟（MCLK）存在同步与分频关系。在EPYC上，FCLK通常与MCLK保持1:1或2:1模式。若FCLK过高而MCLK跟不上，会出现WHEA错误、链路降速甚至宕机。建议在BIOS中将FCLK设为Auto，由平台根据内存频率自动匹配；若手动设置，应确保FCLK不超过MCLK的同步上限。例如MCLK为2800 MHz（对应5600 MT/s）时，FCLK可尝试1800～2000 MHz区间，但需通过Prime95 Large FFT与AIDA64 Cache & Memory Benchmark观察是否出现错误或性能回退。

PCIe链路速率：Gen5并非总是最优

EPYC 9004支持PCIe Gen5，但Gen5对信号完整性要求极高。若使用转接卡、延长线或非认证背板，Gen5下可能出现链路训练失败、AER Correctable Error激增或设备掉线。此时可将对应插槽手动降为Gen4，往往能显著提升稳定性。判断依据是查看lspci -vv中的LnkSta与AER计数，若Correctable Error持续增长而设备功能正常，可先降速观察；若出现Uncorrectable Error或设备消失，则必须降速或更换线缆。

电源管理、SMT与NUMA：按负载类型取舍

电源管理方面，Determinism Slider设为Power时性能最高但功耗波动大，设为Performance时频率更稳定。对于延迟敏感的数据库或高频交易场景，建议关闭C-State深度休眠，并将Power Regulator设为OS Control或High Performance。SMT开启可提升吞吐，但若应用对单核延迟敏感或存在安全隔离要求，可关闭SMT并重新验证。NUMA方面，NPS1适合内存带宽优先的虚拟化场景，NPS4适合低延迟HPC；切换后需用numactl --hardware确认节点距离与本地内存比例。

基线验证与回退

建议的验证顺序为：内存测试（MemTest86 2轮）→ IF与缓存测试（AIDA64 30分钟）→ PCIe压力（stress-ng --pcie或GPU Burn）→ 整机混合负载（Prime95 + IOzone + ping）。若任一环节出现WHEA、MCE或链路降速，按“最后变更优先回退”原则恢复上一组参数。最终基线应记录在案，包括BIOS版本、内存频率与时序、FCLK、PCIe速率、电源策略、SMT状态、NPS设置及对应测试结果，作为后续故障诊断的参照基准。