4. Intel Xeon功耗管理技术栈

Intel Xeon 的功耗管理不是单一开关，而是一套从“核心频率、核心休眠、功耗预算、频率分配、非核心频率到整机封顶”逐层协同的技术栈。理解这套栈的关键，是分清每一层管什么、由谁触发、在什么时间尺度上生效，以及它们之间如何互相制约。下面按“从快到慢、从局部到全局”的顺序展开。

P-states 与 C-states：核心层面的频率与休眠

P-state（Performance State）描述核心的工作频率与电压组合。P0 是最高性能状态，P1、P2……依次降低频率和电压。Xeon 上常见的 intel_pstate 驱动有两种模式：active 模式由硬件自主调频，passive 模式由操作系统通过 scaling_governor 决策。查看当前状态可用：

cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_cur_freq
cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_driver
cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_governor

C-state（Core State）描述核心的休眠深度。C0 为运行，C1 为浅休眠（时钟停止），C1E 为增强浅休眠，C6 为深度休眠（核心电压关闭、缓存内容保留），C6 以上还会关闭部分共享资源。C-state 越深，唤醒延迟越大，但静态功耗越低。查看与限制：

cat /sys/devices/system/cpu/cpu0/cpuidle/state*/name
cat /sys/devices/system/cpu/cpu0/cpuidle/state*/latency
# 限制最大 C-state（示例：只允许到 C1）
cpupower idle-set -D 1

P-state 决定“跑多快”，C-state 决定“睡多深”。两者共同构成核心级功耗管理的第一层。

RAPL：功耗预算的度量与约束

RAPL（Running Average Power Limit）是 Intel 提供的功耗度量与限制接口，通过 MSR 和 powercap 子系统暴露。它把功耗划分为多个域：package（整颗 CPU）、core（核心）、uncore（非核心，如 LLC、内存控制器）、dram（内存）。每个域有 energy_uj（累计能耗）和 constraint_*_power_limit_uw（功率上限）。

cat /sys/class/powercap/intel-rapl:0/name
cat /sys/class/powercap/intel-rapl:0/constraint_0_power_limit_uw
cat /sys/class/powercap/intel-rapl:0/constraint_0_time_window_us
cat /sys/class/powercap/intel-rapl:0/energy_uj

RAPL 的功率限制是“滑动平均”约束：在 time_window_us 窗口内，平均功率不得超过 power_limit_uw。窗口越短，限制越激进，频率抖动越明显；窗口越长，允许短时突发，但平均功耗仍受控。RAPL 是后续所有封顶机制的基础度量层。

Speed Select：把频率“分配”给不同核心

Speed Select Technology（SST）在 Xeon Scalable 上提供两种主要形态：SST-PP（Performance Profile）和 SST-BF（Base Frequency）。SST-PP 允许把 CPU 划分为高优先级核心组和低优先级核心组，高优先级组获得更高频率，低优先级组降低频率，从而在总功耗不变的前提下提升关键负载性能。SST-BF 则把部分核心锁定在较高基频，其余核心降低基频，适合对延迟敏感、需要稳定高频的场景。

查看与切换配置：

cat /sys/devices/system/cpu/intel_sst/pp_offset
cat /sys/devices/system/cpu/intel_sst/bf_offset
# 通过 intel-speed-select 工具查看与切换
intel-speed-select -c 0 perf-profile info
intel-speed-select -c 0 perf-profile set-config-level -l 1

SST 的本质是“频率再分配”，它不改变总功耗预算，而是改变预算在核心之间的分配方式。因此它必须与 RAPL 配合使用：RAPL 给出总预算，SST 决定预算怎么分。

Uncore 频率调节：非核心部分的功耗

Uncore 包括 LLC（Last Level Cache）、内存控制器、QPI/UPI 链路等。Uncore 频率由 uncore_freq 驱动管理，通常有 min、max 两个可调值。Uncore 频率越高，内存带宽和缓存命中延迟越好，但功耗也越高。在内存带宽敏感型负载中，适当提高 uncore 频率比提高核心频率更有效。

cat /sys/devices/system/cpu/intel_uncore_frequency/uncore00/current_freq_khz
cat /sys/devices/system/cpu/intel_uncore_frequency/uncore00/min_freq_khz
cat /sys/devices/system/cpu/intel_uncore_frequency/uncore00/max_freq_khz

Uncore 频率调节的难点在于：它和核心频率共享同一个 package 功耗预算。核心频率拉高时，RAPL 可能自动压低 uncore 频率，反之亦然。因此调优时需要同时观察 core 和 uncore 两个域的能耗计数。

功耗封顶机制：从 RAPL 到平台级封顶

功耗封顶（Power Capping）是在 RAPL 之上的一层策略：当整机功耗接近电源或散热上限时，主动限制 CPU 功耗。常见实现包括：

• RAPL 封顶：直接写 constraint_0_power_limit_uw，把 package 功耗限制在指定值。
• 平台级封顶：通过 BMC 或 ipmitool 设置整机功耗上限，BMC 再通过 PECI 或 RAPL 接口下发到 CPU。
• Turbo 限制：通过 intel_pstate 的 no_turbo 或 turbo_boost 开关，禁止或允许睿频。

# 禁止睿频
echo 1 > /sys/devices/system/cpu/intel_pstate/no_turbo
# 设置 package 功耗上限为 150W，窗口 10ms
echo 150000000 > /sys/class/powercap/intel-rapl:0/constraint_0_power_limit_uw
echo 10000 > /sys/class/powercap/intel-rapl:0/constraint_0_time_window_us

封顶机制的核心判断依据是：在给定功耗上限下，负载是否仍能满足性能目标。如果封顶后频率频繁触底、C-state 无法进入深度休眠，说明上限过紧；如果封顶后功耗仍接近上限且频率稳定，说明上限合理。

六层如何协同：一个调优判断示例

假设一台双路 Xeon 服务器运行内存带宽敏感型负载，观察到 package 功耗接近 250W 上限、核心频率被压到 2.0GHz、uncore 频率也偏低。此时可以按以下顺序判断：

1. 先看 RAPL 的 constraint_0_power_limit_uw 是否被设得过低。若上限为 180W 而实际需求约 220W，应适当放宽。
2. 再看 time_window_us。若窗口只有 1ms，频率会剧烈抖动；改为 10ms 可平滑突发。
3. 若功耗预算无法放宽，考虑用 SST-PP 把关键核心划入高优先级组，牺牲非关键核心频率换取关键路径性能。
4. 若负载对内存带宽敏感，检查 uncore 频率是否被核心频率挤占。可尝试固定 uncore 到较高频率，观察 dram 域能耗是否上升、核心频率是否下降。
5. 最后确认 C-state 是否被限制。若 cpuidle 只允许到 C1，空闲核心无法进入 C6，静态功耗会偏高。

关键参数速查

需要强调的是，这六层不是独立开关，而是共享同一套功耗预算的竞争关系。核心频率、uncore 频率、C-state 深度、SST 分配比例，任何一项变化都会通过 RAPL 的功率约束传导到其他层。实际调优时，建议每次只改一个参数，观察 energy_uj 增量和频率计数器的变化，再决定下一步。只有把“度量—约束—分配—封顶”这条链路看成一个整体，才能避免按下葫芦浮起瓢。