3. Makefile基础

说实话，我见过太多工程师在项目里手敲编译命令了。项目小的时候还好，一旦源文件超过十几个，每次改完代码都要敲一长串 gcc，那感觉……嗯，就像在刀耕火种。Makefile 就是来解决这个问题的。它不是什么高深的东西，说白了就是一个自动化编译的脚本，告诉编译器「谁依赖谁，怎么生成」。今天我就带你把它彻底搞明白。

3.1 一条规则的本质：目标、依赖、命令

Makefile 最核心的东西，就是一条规则。一条规则长这样：

目标: 依赖1 依赖2 依赖3
    命令1
    命令2

我习惯把这三部分叫做「三要素」：

• 目标（Target）：你要生成的东西。可以是一个 .o 文件，也可以是一个可执行文件，甚至是一个伪目标（比如 clean）。
• 依赖（Prerequisites）：生成目标所需要的原料。如果依赖比目标新，或者目标不存在，命令就会执行。
• 命令（Recipe）：如何从依赖生成目标。注意，命令前面必须是一个 Tab 键，不能是空格。这个坑我踩过不止一次。

举个例子，假设我们有一个 main.c 和一个 utils.c：

main: main.o utils.o
    gcc -o main main.o utils.o

main.o: main.c
    gcc -c main.c

utils.o: utils.c
    gcc -c utils.c

clean:
    rm -f main *.o

你看，这里有三条规则。第一条的目标是 main，依赖是两个 .o 文件。第二条和第三条分别生成 .o 文件。最后一条 clean 是个伪目标，它没有依赖，只执行清理命令。

3.2 变量：别写死，用变量

我刚开始写 Makefile 的时候，喜欢把编译器名字、编译选项直接写死在命令里。后来项目一多，改起来真是要命。变量就是用来解决这个问题的。

CC = gcc
CFLAGS = -Wall -g
OBJS = main.o utils.o
TARGET = myapp

$(TARGET): $(OBJS)
    $(CC) $(CFLAGS) -o $(TARGET) $(OBJS)

main.o: main.c
    $(CC) $(CFLAGS) -c main.c

utils.o: utils.c
    $(CC) $(CFLAGS) -c utils.c

变量用 $() 或 ${} 引用。我个人习惯用 $()，看着更清晰。变量可以随时改，比如你想换成 clang 编译，只需要把 CC = gcc 改成 CC = clang，其他地方不用动。

3.3 自动变量：少写重复代码

你想想看，上面那个例子，每个 .o 文件的规则都要写一遍 $(CC) $(CFLAGS) -c xxx.c，是不是很烦？自动变量就是来偷懒的。

自动变量	含义
$@	当前规则的目标
$<	第一个依赖
$^	所有依赖，去重
$?	比目标新的所有依赖

用自动变量改写上面的例子：

main.o: main.c
    $(CC) $(CFLAGS) -c $< -o $@

utils.o: utils.c
    $(CC) $(CFLAGS) -c $< -o $@

这里 $< 就是 main.c 或 utils.c，$@ 就是 main.o 或 utils.o。是不是简洁多了？

3.4 模式规则：一招搞定所有 .c 文件

但上面还是写了两条规则。如果项目有 50 个 .c 文件呢？模式规则就是终极偷懒方案。

%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

这条规则的意思是：任何 .o 文件，都依赖于同名的 .c 文件。Make 会自动匹配。比如它需要 main.o，就会去找 main.c，然后执行这条规则。你只需要写这一条，就能覆盖所有 .c 文件。

3.5 伪目标：别和文件名撞车

你有没有想过，如果当前目录下恰好有一个叫 clean 的文件，那 make clean 会怎么样？Make 会检查 clean 文件是否存在，如果存在且没有依赖，它就认为目标已经是最新的，什么都不做。

这就是伪目标存在的意义。用 .PHONY 声明一下，告诉 Make 这个目标不是真正的文件：

.PHONY: clean all

all: $(TARGET)

clean:
    rm -f $(OBJS) $(TARGET)

我习惯把 all 作为第一个目标，这样直接执行 make 就会编译整个项目。clean 也一定要声明为伪目标，否则早晚会出问题。

3.6 条件判断：让 Makefile 更智能

有时候我们需要根据不同的环境做不同的事情。比如在 Linux 上编译和 macOS 上编译，链接的库可能不一样。条件判断就派上用场了。

ifeq ($(OS), Windows_NT)
    RM = del /Q
else
    RM = rm -f
endif

clean:
    $(RM) $(OBJS) $(TARGET)

这里 ifeq 判断操作系统是不是 Windows，然后选择不同的删除命令。类似的还有 ifneq（如果不等于）、ifdef（如果变量已定义）、ifndef（如果变量未定义）。

3.7 函数：字符串处理与文件操作

Makefile 里内置了一些函数，用来处理字符串、文件名等。常用的有：

• $(wildcard *.c)：获取当前目录下所有 .c 文件
• $(patsubst %.c,%.o, $(wildcard *.c))：把 .c 文件名替换成 .o 文件名
• $(notdir src/main.c)：去掉路径，只保留文件名
• $(dir src/main.c)：只保留路径部分

举个例子，自动收集所有源文件并生成目标文件列表：

SRCS = $(wildcard *.c)
OBJS = $(patsubst %.c,%.o, $(SRCS))
TARGET = myapp

$(TARGET): $(OBJS)
    $(CC) $(CFLAGS) -o $@ $^

%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

.PHONY: clean
clean:
    rm -f $(OBJS) $(TARGET)

你看，现在不管项目里有多少 .c 文件，这个 Makefile 都能自动处理。新增一个源文件，什么都不用改，直接 make 就行。

3.8 知识体系总览

下面这张图是我自己画的，把 Makefile 的核心知识点串起来了。你可以把它当作一个快速索引。

3.9 一个完整的实战例子

最后，我给你看一个我实际项目中用过的 Makefile 模板。它包含了上面讲的所有知识点：

CC = gcc
CFLAGS = -Wall -Wextra -O2
LDFLAGS = -lm
SRCDIR = src
OBJDIR = obj
SRCS = $(wildcard $(SRCDIR)/*.c)
OBJS = $(patsubst $(SRCDIR)/%.c, $(OBJDIR)/%.o, $(SRCS))
TARGET = myapp

$(TARGET): $(OBJS)
    $(CC) $(CFLAGS) -o $@ $^ $(LDFLAGS)

$(OBJDIR)/%.o: $(SRCDIR)/%.c | $(OBJDIR)
    $(CC) $(CFLAGS) -c $< -o $@

$(OBJDIR):
    mkdir -p $@

.PHONY: clean all

all: $(TARGET)

clean:
    rm -rf $(OBJDIR) $(TARGET)

这个 Makefile 有几个亮点：

• 源文件和目标文件分开放，目录结构清晰
• 用了 | $(OBJDIR) 这种「顺序依赖」，确保 obj 目录先被创建
• 所有 .c 文件自动收集，新增文件不用改 Makefile

嗯，Makefile 的基础就这些。你可能会觉得语法有点怪，但用多了就会发现，它其实很符合直觉——描述「谁依赖谁」，剩下的交给 Make 去判断。下次你写项目的时候，不妨从这个小模板开始改起。