4. Makefile进阶
上一节我们把Makefile的基本语法过了一遍。说实话，那种写法在小型项目里还能凑合，一旦源文件超过20个，你就会发现——手写每个目标文件的编译命令，简直是在浪费生命。
我刚开始带项目时，就吃过这个亏。一个嵌入式项目，300多个.c文件，Makefile写了将近1000行。每次新增文件都要手动添加规则，改一次编译选项要改几十处。后来我花了整整两天重构，用上了今天要讲的这些进阶技巧，Makefile直接缩到了80行。
嗯，今天的内容，说白了就是让你从「手动挡」切换到「自动挡」。
4.1 自动变量：少写重复代码的利器
先看一个最常见的场景。你写了一条规则：
main.o: main.c
gcc -c main.c -o main.o这里有个问题——目标文件和依赖文件的名字在命令里又写了一遍。如果文件名变了，你得改三处。自动变量就是来解决这个问题的。
| 自动变量 | 含义 | 示例值（规则 main.o: main.c defs.h） |
|---|---|---|
$@ |
目标文件名 | main.o |
$< |
第一个依赖文件 | main.c |
$^ |
所有依赖文件（去重） | main.c defs.h |
$+ |
所有依赖文件（不去重） | main.c defs.h |
$* |
目标文件的主文件名（不含后缀） | main |
用自动变量改写上面的规则：
main.o: main.c
gcc -c $< -o $@你看，代码量直接减半。而且不管文件名怎么变，命令都不用改。
4.2 模式规则：批量处理同类文件
自动变量解决了命令里的重复，但规则本身还得一条条写。如果你有10个.c文件，难道要写10条规则？
模式规则就是干这个的。它用%通配符匹配文件名：
%.o: %.c
gcc -c $< -o $@这条规则的意思是：任何.o文件，都由同名的.c文件编译而来。Make会自动匹配所有需要生成的.o文件，找到对应的.c源文件。
举个例子，如果你需要生成 main.o、utils.o、net.o，Make会自动展开成三条规则：
- main.o → main.c
- utils.o → utils.c
- net.o → net.c
是不是很爽？
%.o: /src/%.c 这种写法，Make会匹配失败。模式规则的%只能匹配文件名部分，不能跨越目录层级。如果你需要处理子目录，得用后面讲的函数。
4.3 函数使用：wildcard 和 patsubst
模式规则解决了「怎么编译」的问题，但还有一个问题没解决——源文件列表从哪来？
你当然可以手动列出所有.c文件：
SRC = main.c utils.c net.c protocol.c ...但每次新增文件都要改Makefile，这不又回到老路上了吗？
wildcard函数就是用来自动收集文件的：
SRC = $(wildcard *.c)这行代码会把当前目录下所有.c文件都找出来，赋值给SRC变量。新增文件？不用改Makefile，重新编译就自动包含了。
有了源文件列表，接下来要生成目标文件列表。patsubst函数就是做这个的：
OBJ = $(patsubst %.c, %.o, $(SRC))这行代码把SRC里所有.c后缀替换成.o。比如 SRC 是 "main.c utils.c"，OBJ 就是 "main.o utils.o"。
组合起来，一个完整的编译流程就清晰了：
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
%.o: %.c
gcc -c $< -o $@
app: $(OBJ)
gcc $^ -o $@你看，整个Makefile只有5行有效代码。不管项目里有多少.c文件，它都能自动处理。
$(wildcard src/*.c) 或者 $(wildcard src/**/*.c)。不过要注意，**通配符不是所有Make版本都支持，GNU Make 4.0以上才行。
4.4 条件判断：让Makefile更智能
实际项目中，编译选项往往不是一成不变的。调试版本要加-g，发布版本要加-O2，不同平台要链接不同的库。
条件判断就是用来处理这些分支逻辑的。基本语法：
ifeq ($(DEBUG), 1)
CFLAGS = -g -O0
else
CFLAGS = -O2 -DNDEBUG
endif调用时，通过命令行传入变量：
make DEBUG=1 # 调试模式
make # 发布模式常用的条件判断有四种：
| 指令 | 含义 |
|---|---|
ifeq (a, b) |
如果a等于b |
ifneq (a, b) |
如果a不等于b |
ifdef VAR |
如果变量VAR已定义（非空） |
ifndef VAR |
如果变量VAR未定义 |
我常用的一个场景是跨平台编译：
ifeq ($(OS), Windows_NT)
RM = del /Q
EXT = .exe
else
RM = rm -f
EXT =
endif
app: $(OBJ)
gcc $^ -o $@$(EXT)
clean:
$(RM) $(OBJ) app$(EXT)这样同一个Makefile，在Windows和Linux下都能用。
ifeq ($(VAR), value)，逗号后面不能有空格，否则Make会认为变量名是 " value"（带前导空格），永远匹配不上。我曾经因为这个bug调试了整整一下午。
4.5 知识体系总览
这一节的内容比较多，我画了一张图帮你理清思路：
这四个技巧是Makefile进阶的核心。自动变量解决命令里的重复，模式规则解决规则里的重复，函数解决源文件列表的维护问题，条件判断让Makefile适应不同场景。
说实话，掌握了这些，你已经能写出90%项目都适用的Makefile了。剩下的10%，比如多目录管理、生成依赖文件、并行编译等，我们会在后续章节继续深入。