3、FT测试基础：FT测试的目的、测试座与测试板、封装后测试流程、FT测试的关键参数
3.1 FT测试的目的与定位
FT（Final Test，最终测试）是芯片在完成封装工序后、出货前进行的最后一次电性能筛选。与CP（Chip Probing，晶圆探针测试）不同，FT测试的对象是已经封装好的芯片颗粒，测试环境更接近芯片在终端应用中的实际工况。
FT测试的核心目的：
- 筛选封装良品：剔除在封装过程中因应力、热膨胀、键合不良等引入的失效芯片。
- 验证最终电性能：在封装后的完整信号路径下，验证芯片的DC参数、AC参数、功能逻辑是否符合规格书。
- 分Bin与等级划分：根据测试结果将芯片分为不同速度等级、温度等级或功能等级，实现价值最大化。
- 提供出货质量保证：确保交付给客户的每一颗芯片都经过100%的FT测试，满足AQL（可接受质量水平）要求。
FT测试的覆盖率要求通常高于CP测试，因为封装后的芯片已经产生了更高的附加价值，任何一颗失效芯片流入客户端都会造成更大的质量损失和信誉风险。
3.2 测试座（Socket）与测试板（Load Board）
FT测试的硬件接口由测试座和测试板组成，它们共同构成了测试机（Tester）与被测芯片（DUT）之间的物理与电气桥梁。
| 组件 | 功能描述 | 关键要求 |
|---|---|---|
| 测试座（Socket） | 物理承载并固定封装芯片，提供探针或触点与芯片引脚接触。 | 接触电阻低（通常< 50 mΩ）、插拔寿命高（> 50万次）、信号完整性好。 |
| 测试板（Load Board / DIB） | 将测试座的信号扇出至测试机通道，承载去耦电容、端接电阻等外围器件。 | 阻抗匹配（如50Ω）、串扰抑制、电源完整性设计、支持多工位并行测试。 |
| 配套散热组件 | 在高温或高功耗测试时，通过风冷或液冷保持芯片结温在规格范围内。 | 温度控制精度 ±2°C，响应速度快，不干扰电气接触。 |
工程经验：测试座的接触探针（Pogo Pin）是易耗件，建议每10万次插拔或每批次切换后检查探针的弹力衰减和针尖磨损情况。测试板上的去耦电容布局应尽量靠近Socket引脚，以降低电源回路电感。
3.3 封装后测试流程
一颗芯片从封装下线到完成FT测试，通常经历以下标准流程：
- 来料检查（IQC）：确认封装外观、引脚共面性、Marking标识无误。
- 预处理（Preconditioning）：模拟回流焊热应力（如JEDEC MSL等级要求），暴露封装分层或裂纹隐患。
- 室温FT测试（Room Temp FT）：在25°C环境下完成全参数测试，包括DC测试、功能测试、AC时序测试。
- 高温FT测试（Hot FT）：在85°C或125°C（视产品规格）下重复关键参数测试，筛选高温失效。
- 低温FT测试（Cold FT）：在-40°C或-10°C下测试，确保低温启动和时序裕量。
- 三温合并与分Bin：将三温测试结果合并，按速度/功耗/功能等级进行最终分Bin。
- 外观与包装检查：检查引脚氧化、包装ESD防护，生成出货报告。
3.4 FT测试的关键参数
FT测试的参数覆盖范围比CP更广，且更注重封装后的信号完整性。以下是FT测试中必须关注的核心参数类别：
3.4.1 DC参数（直流参数）
- 静态电流（IDD / ICC）：芯片在待机或静态模式下的电源电流，用于筛选漏电过大的芯片。
- 输出高/低电平（VOH / VOL）：在指定负载电流下，输出引脚的高电平和低电平电压值。
- 输入漏电流（IIL / IIH）：输入引脚在施加逻辑0或逻辑1时的漏电流，反映ESD损伤或栅氧缺陷。
- 短路输出电流（IOS）：输出引脚对地或对电源短路时的电流，用于评估驱动能力。
3.4.2 AC参数（交流参数）
- 建立时间（tSU）与保持时间（tH）：数据信号相对于时钟信号的时序裕量，是功能测试通过的前提。
- 时钟到输出延迟（tCO）：从时钟有效沿到输出数据稳定的时间，决定芯片的最高工作频率。
- 上升/下降时间（tR / tF）：信号从20%到80%或10%到90%的跳变时间，影响信号质量。
- 传播延迟（tPD）：信号从输入到输出的传输延迟，对时序收敛至关重要。
3.4.3 功能参数
- 向量测试（Pattern Test）：通过ATE加载测试向量，验证芯片内部逻辑功能的正确性。
- 扫描链测试（Scan Test）：利用DFT（可测试性设计）的扫描链结构，检测内部寄存器与组合逻辑的故障。
- 存储器BIST（MBIST）：内建自测试，用于检测片上SRAM或DRAM的固定故障、转换故障和耦合故障。
常见误区：FT测试中AC参数失效往往不是芯片本身的问题，而是测试板（Load Board）上的信号走线过长或阻抗不匹配导致的。在排查FT良率异常时，应首先用示波器或TDR（时域反射计）检查测试板的信号质量，排除硬件通道引入的误测。
3.5 FT测试中的良率核算基础
FT良率（FT Yield）的计算公式为：
FT Yield (%) = (FT Pass Qty / FT Test Qty) × 100%
其中：
- FT Pass Qty = 所有温度条件下均通过测试的芯片数量
- FT Test Qty = 投入FT测试的总芯片数量（含所有温度站点）
实际生产中，FT良率通常按批次（Lot）或按产品型号（Device）进行统计，并进一步拆分为：
- 接触良率（Contact Yield）：首次上电接触成功的比例
- 功能良率（Functional Yield）：功能测试通过的比例
- 参数良率（Parametric Yield）：DC/AC参数测试通过的比例| 良率类别 | 典型范围 | 主要失效原因 |
|---|---|---|
| 接触良率 | 98.5% – 99.8% | Socket探针污染、芯片引脚氧化、放置偏移 |
| 功能良率 | 95% – 99% | 封装键合开路/短路、内部逻辑缺陷、ESD损伤 |
| 参数良率 | 90% – 98% | 封装寄生效应导致时序退化、电源噪声、温度漂移 |
| 综合FT良率 | 85% – 97% | 上述因素叠加，以及测试程序覆盖不足或误测 |
良率分析提示：当FT综合良率低于90%时，建议按“接触→功能→参数”的顺序逐层下钻分析。先排除接触问题（如更换Socket或清洁探针），再分析功能失效向量，最后检查参数测试限是否过于严格或测试板信号完整性是否退化。