2. 良率基础概念：定义、分类与计算公式
良率（Yield）是半导体制造与封测环节中最核心的质量指标，它直接反映生产过程的健康度与成本效率。本章将系统讲解良率的定义、三大测试阶段的分类方式以及通用的计算公式，为后续趋势图与 Pareto 分析打下坚实的理论基础。
2.1 良率定义
良率是指在某一生产或测试阶段中，合格产品数量与投入总数量的比值，通常以百分比表示。它衡量的是制造过程将原材料转化为符合规格产品的效率。
核心公式： 良率 (%) = (合格品数量 ÷ 投入总数量) × 100%
在半导体行业中，良率不仅影响出货量，更直接决定芯片的边际成本。一个成熟制程的良率通常需要达到 95% 以上才能实现盈利。
2.2 良率分类：CP / FT / Final Test
半导体产品的测试通常分为三个阶段，每个阶段对应不同的良率定义与监控目标。下表清晰对比了三者的差异：
| 测试阶段 | 英文全称 | 测试对象 | 主要目的 | 良率名称 |
|---|---|---|---|---|
| CP | Chip Probing | 晶圆上的裸 Die | 晶圆级电性测试，筛选出功能正常的 Die | CP 良率 / 晶圆良率 |
| FT | Final Test | 封装后的成品芯片 | 封装后功能、速度、功耗等全面测试 | FT 良率 / 封装良率 |
| Final Test | 系统级测试 (SLT) | 成品芯片在系统板上 | 模拟真实应用场景，确保系统兼容性 | 系统级良率 |
行业惯例： 在多数 Fabless 公司中，CP 良率由晶圆代工厂负责监控，FT 良率由封测厂负责，而 Final Test 良率则由设计公司或系统集成商主导。
2.3 良率计算基本公式
良率的计算虽然基础，但在不同场景下存在细微差异。以下是三种最常用的计算公式：
2.3.1 简单良率（Simple Yield）
适用于单一工序或单次测试，不考虑重测或报废。
Simple Yield (%) = (Pass 数量 / Total 测试数量) × 100%2.3.2 累积良率（Cumulative Yield）
适用于多工序串联的生产线，反映从第一道工序到最后一道工序的总体通过率。
Cumulative Yield = Yield₁ × Yield₂ × Yield₃ × ... × Yieldₙ例如：CP 良率 95%，FT 良率 98%，Final Test 良率 99%，则累积良率为：
Cumulative Yield = 0.95 × 0.98 × 0.99 = 0.9217 → 92.17%2.3.3 缺陷密度与良率模型（Poisson 模型）
在晶圆制造中，良率与缺陷密度（Defect Density, D₀）和芯片面积（A）密切相关。最经典的模型是 Poisson 良率模型：
Y = e^(-D₀ × A)其中：
- Y：晶圆良率
- D₀：单位面积缺陷密度（defects/cm²）
- A：芯片面积（cm²）
注意： Poisson 模型假设缺陷随机分布，适用于成熟制程。对于先进制程（如 7nm 以下），通常使用负二项模型或 Murphy 模型进行修正。
2.4 良率监控的关键指标
在实际生产中，除了良率值，还需要关注以下衍生指标：
- 良率损失（Yield Loss）：1 - 良率，表示不合格品的比例。
- 缺陷 Pareto：按缺陷类型或测试项分类统计良率损失，用于定位主要问题。
- 良率趋势：按时间序列（日/周/月）绘制良率变化曲线，用于监控过程稳定性。
- Bin 分布：将测试结果按 Bin 分类（Pass / Fail / 不同 Fail 类型），分析失效模式。
实战提示： 在制作良率报告时，建议同时展示 CP 良率与 FT 良率的趋势图，并叠加缺陷 Pareto 分析。这样可以快速区分问题是来自晶圆制造还是封装环节，从而精准定位改善方向。