1. 良率监控概述
在半导体制造中，良率（Yield）是衡量生产线效率与产品质量的核心指标，直接决定芯片的制造成本与企业的盈利能力。良率监控并非单一维度的统计，而是贯穿晶圆制造、封装、测试全流程的系统工程。本章将系统定义良率的概念、分类体系，并阐明监控的目标与战略价值。
核心认知：良率每提升 1%，对于月产 10 万片的 12 英寸晶圆厂，年利润可增加数千万美元。良率监控是 Fab 运营的“仪表盘”。
1.1 半导体制造良率定义
半导体良率定义为 合格产出数量 与 总投入数量 的百分比。根据统计阶段不同，良率公式略有差异，但基本形式为：
良率 (%) = (合格芯片数 / 总投入芯片数) × 100%在工程实践中，良率通常分为 晶圆良率、封装良率 和 测试良率 三大类，每一类对应不同的制造阶段与失效模式。
1.2 良率分类体系
下表清晰展示了三类良率的定义、监控对象与典型指标：
| 良率类别 | 定义 | 监控对象 | 典型指标 |
|---|---|---|---|
| 晶圆良率 | 晶圆上功能完好的芯片数占晶圆总芯片数的比例 | 晶圆制造（前道）工艺缺陷、光刻对准、CMP 平坦度 | CP 良率、KGD 良率、缺陷密度 |
| 封装良率 | 封装后功能完好的芯片数占封装投入芯片数的比例 | 划片、贴片、键合、塑封等后道工艺 | 封装良率、键合拉力测试通过率 |
| 测试良率 | 最终测试（FT）中通过所有测试项的芯片比例 | ATE 测试、老化测试、SLT 系统级测试 | FT 良率、DPPM、测试覆盖率 |
工程提示：晶圆良率通常由 Fab 厂负责，封装良率由封测厂负责，而测试良率是两者交汇后的最终质量关口。系统架构设计时需考虑数据源的跨域整合。
1.3 良率监控的重要性与目标
良率监控不是事后统计，而是 实时预警、根因定位、持续改进 的闭环系统。其核心目标可归纳为以下四点：
- 降低成本： 通过减少缺陷与报废，提升单位晶圆的产出芯片数，摊薄每颗芯片的制造成本。
- 加速量产： 在新工艺 ramp-up 阶段，快速识别良率瓶颈，缩短从试产到量产的周期。
- 保障可靠性： 监控早期失效与潜在缺陷，避免不良品流入终端市场，降低客户退货与召回风险。
- 驱动工艺改进： 将良率数据反馈给工艺工程师，指导光刻、刻蚀、沉积等关键工艺参数的优化。
下图展示了良率监控在半导体制造全流程中的位置与数据流向：
1.4 良率监控的关键指标
在实际监控系统中，除了分类良率外，还需关注以下派生指标：
- 缺陷密度（D0）： 单位面积内的平均缺陷数，是晶圆良率的核心驱动因子。
- 累积良率（Cumulative Yield）： 从晶圆制造到最终测试的全程良率乘积，反映整体制造水平。
- DPPM（Defective Parts Per Million）： 每百万颗芯片中的不良品数，用于衡量出货质量。
- 良率损失 Pareto： 按失效模式（如短路、断路、漏电）分类统计良率损失占比，指导改进优先级。
常见误区： 仅关注最终测试良率而忽略晶圆良率与封装良率的分解监控，会导致根因定位困难。系统架构设计时应支持良率损失的逐层下钻（Drill-down）。