2. 系统架构基础:报警主机、探测器、联动模块、控制中心软件的网络拓扑关系
在报警联动系统的联机验收阶段,理解各物理设备与软件平台之间的网络拓扑关系是进行参数配置与故障排查的前提。本章从设备层级、通信链路、数据流向三个维度,解析报警主机、探测器、联动模块及控制中心软件之间的标准架构。
2.1 系统物理组成与角色定义
一个完整的报警联动系统由以下四类核心实体构成,它们在网络中承担不同的功能角色:
| 组件 | 角色 | 网络接入方式 | 典型协议/接口 |
|---|---|---|---|
| 探测器 | 前端感知层 | 通过信号线接入报警主机防区 | 常开/常闭、RS-485、韦根 |
| 报警主机 | 区域控制与决策层 | 以太网 / RS-232 / 4G | Contact ID、SIA、私有TCP |
| 联动模块 | 执行层(输出控制) | 通过总线或IO口受控于主机 | 继电器、RS-485、CAN |
| 控制中心软件 | 集中管理与显示层 | 局域网 / 专网 / VPN | HTTP/WebSocket、SDK |
验收要点:联机阶段必须确认探测器与主机之间的防区类型(NO/NC/EOL)与主机配置一致,否则会导致误报或漏报。
2.2 标准星型拓扑结构
绝大多数商用报警联动系统采用星型拓扑,以报警主机为中心节点,探测器与联动模块作为外围终端,控制中心软件作为上层管理节点。下图展示了这种三层网络关系:
拓扑特点:
- 报警主机是唯一的数据汇聚与转发节点,所有探测器状态上报与联动指令下发均经过主机。
- 探测器与联动模块之间不直接通信,联动逻辑由主机内部编程实现。
- 控制中心软件通过轮询或事件订阅方式获取主机状态,不直接访问探测器。
2.3 数据流与联动触发路径
当探测器触发报警时,信号沿以下路径在系统中传播,最终完成联动动作:
- 探测器触发:物理量变化(红外、门磁、烟感)→ 电信号变化(NO→闭合 或 NC→断开)。
- 主机防区采集:报警主机通过防区回路检测到状态变化,解析为报警事件。
- 主机内部联动判断:主机根据预配置的联动规则表,匹配事件类型与输出动作。
- 联动模块执行:主机通过继电器或总线向联动模块发出控制信号(如启动警号、打开灯光、关闭门禁)。
- 控制中心上报:主机同时将报警事件与联动结果封装为协议报文,发送至控制中心软件。
2.4 网络通信协议与接口对比
不同层级之间的通信协议差异直接影响配置参数。下表汇总了典型接口与协议:
| 通信段 | 物理接口 | 常用协议 | 传输速率 | 最大距离 |
|---|---|---|---|---|
| 探测器 → 主机 | 双绞线(防区回路) | NO/NC/EOL | 毫秒级响应 | 100m(无中继) |
| 探测器 → 主机(总线型) | RS-485 | 私有轮询协议 | 9.6kbps – 115.2kbps | 1200m |
| 主机 → 联动模块 | 继电器干接点 / RS-485 | ON/OFF 或 Modbus | 实时 | 50m(继电器) |
| 主机 → 控制中心 | 以太网 / 4G | Contact ID / SIA / HTTP | 10/100Mbps | 无限制(IP网络) |
常见配置陷阱:在联机验收时,若主机与控制中心之间使用 Contact ID 协议,需注意主机上报的“账号/分区/防区/事件码”四元组必须与控制中心的事件映射表完全一致,否则中心将无法正确解析报警来源。
2.5 多主机级联与扩展拓扑
对于大型园区或多栋建筑,常采用多主机级联架构。每台报警主机管理各自区域的探测器与联动模块,再通过局域网统一接入控制中心软件。此时网络拓扑演变为:
- 区域主机:负责本区域防区采集与联动输出,具备独立运行能力。
- 汇聚交换机:连接所有区域主机,实现数据汇聚。
- 控制中心软件:通过 IP 地址与端口号区分不同主机,统一显示与记录。
2.6 联机验收阶段的拓扑核查清单
在系统联机验收时,建议按以下清单逐项核查网络拓扑的正确性:
| 序号 | 核查项 | 验收标准 | 常见问题 |
|---|---|---|---|
| 1 | 探测器防区接线 | 主机防区状态与探测器实际状态一致 | 线序反接、终端电阻未安装 |
| 2 | 主机网络连通性 | 主机与控制中心之间 ping 通,端口开放 | IP冲突、防火墙拦截 |
| 3 | 联动模块地址 | 模块地址与主机配置一致,无冲突 | 拨码开关设置错误 |
| 4 | 控制中心事件映射 | 主机上报事件能被中心正确解析并显示 | 协议版本不匹配、账号/分区号错误 |
| 5 | 跨主机联动 | 不同主机之间的联动指令能正常执行 | 网络延迟超时、联动规则未启用 |
核心原则:报警联动系统的网络拓扑设计应遵循“感知层分散、控制层集中、执行层就近”的布局策略,联机验收阶段的核心任务是验证这一拓扑在物理连接与逻辑配置上的一致性。