MOSFET器件建模工具与C-V曲线拟合调试 - 第1节
1.1 MOSFET 基本结构与符号
金属-氧化物-半导体场效应晶体管（MOSFET）是集成电路中最核心的有源器件。其基本结构是一个四端器件：源极（Source）、漏极（Drain）、栅极（Gate）和衬底（Body/Substrate）。在平面 MOSFET 中，栅极位于半导体表面之上，中间由一层极薄的氧化物（通常是 SiO₂ 或高 k 介质）隔离，形成“金属-氧化物-半导体”叠层结构。
关键概念：MOSFET 本质上是一个由栅极电压控制沟道电导的压控开关。栅极与衬底之间的氧化物层保证了极高的输入阻抗（>10¹⁵ Ω），这是 MOSFET 区别于双极型晶体管（BJT）的最显著特征。
1.2 工作原理：从积累到反型
MOSFET 的工作依赖于栅极电压对半导体表面能带的调制。以 N 沟道增强型器件为例，当栅极施加不同极性的电压时，P 型衬底表面会出现三种不同的状态：
| 栅极偏置 | 表面状态 | 载流子类型 | 沟道存在？ |
|---|---|---|---|
| VG < 0（负压） | 积累（Accumulation） | 空穴（多数载流子） | ❌ 无 |
| 0 < VG < VTH（弱正压） | 耗尽（Depletion） | 耗尽层，无自由载流子 | ❌ 无 |
| VG > VTH（强正压） | 反型（Inversion） | 电子（少数载流子） | ✅ 形成 |
记忆口诀：“负积累、零耗尽、正反型”——栅压从负到正，表面从空穴堆积到电子反型层形成，这是 MOSFET 开关动作的物理基础。
1.3 阈值电压 VTH
阈值电压（Threshold Voltage, VTH）是 MOSFET 从截止区进入导通区的临界栅极电压。当 VGS = VTH 时，半导体表面刚好形成强反型层，沟道开始连通源漏。
VTH 的经典表达式为：
VTH = VFB + 2φF + (√(4εsqNAφF)) / Cox其中各参数含义如下：
| 符号 | 物理含义 | 典型值 / 单位 |
|---|---|---|
| VFB | 平带电压（包含功函数差和固定电荷） | -0.5 ~ -1.0 V |
| φF | 衬底费米势 | 0.3 ~ 0.4 V（P 型 Si） |
| εs | 半导体介电常数 | 11.7 × ε₀ (Si) |
| q | 电子电荷 | 1.602 × 10⁻¹⁹ C |
| NA | 衬底掺杂浓度 | 10¹⁵ ~ 10¹⁸ cm⁻³ |
| Cox | 单位面积栅氧化层电容 | εox / tox |
建模注意：实际器件中，VTH 还会受到短沟道效应（SCE）、窄沟道效应、漏致势垒降低（DIBL）、温度以及衬底偏置效应（Body Effect）的影响。在 C-V 拟合调试中，VTH 的精确提取是第一步，通常通过线性外推法（Maximum Transconductance Method）或恒定电流法获得。
1.4 沟道导电机制
当 VGS > VTH 且 VDS > 0 时，源漏之间形成导电沟道。根据 VDS 的大小，器件工作在不同区域：
- 线性区（Triode/Linear Region）：VDS < VGS - VTH，沟道连续，电流随 VDS 线性增加。
- 饱和区（Saturation Region）：VDS ≥ VGS - VTH，沟道在漏端夹断，电流基本饱和。
- 亚阈值区（Subthreshold Region）：VGS < VTH，但仍有微弱扩散电流，呈指数关系。
线性区和饱和区的 IDS 经典表达式：
线性区：IDS = μnCox(W/L)[(VGS - VTH)VDS - ½VDS²]
饱和区：IDS = ½μnCox(W/L)(VGS - VTH)²1.5 关键参数总结表
| 参数 | 符号 | 对器件行为的影响 | 在 C-V 拟合中的角色 |
|---|---|---|---|
| 氧化层厚度 | tox | 决定 Cox，影响驱动电流 | 直接提取自积累区 Cmax |
| 衬底掺杂浓度 | NA | 影响 VTH 和耗尽层宽度 | 提取自耗尽区 C-V 斜率 |
| 平带电压 | VFB | 影响 VTH 偏移 | 提取自平带电容 CFB |
| 界面陷阱密度 | Dit | 导致 C-V 曲线拉伸、频率色散 | 提取自低频/高频 C-V 差异 |
| 功函数差 | φms | 影响 VFB | 结合金属/多晶硅栅材料确定 |
建模工具视角：在 C-V 曲线拟合调试中，上述参数构成了一个多维度优化空间。通常采用“分层提取”策略：先提取 tox（积累区），再提取 NA（耗尽区），最后提取 VFB 和 Dit（过渡区）。每一步的拟合残差都会影响后续参数精度，因此需要建立稳健的数值优化流程。