MOSFET器件建模工具与参数提取算法调试 - 第1节

1.1 MOSFET 器件结构与工作原理

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）是集成电路中最核心的有源器件。其基本结构由金属栅极（Gate）、氧化层（Oxide）、半导体衬底（Substrate）以及两个重掺杂的源/漏区（Source/Drain）构成。理解 MOSFET 的物理结构是进行器件建模与参数提取的第一步。

1.1.1 四端器件结构

标准 MOSFET 包含四个端口：栅极（G）、漏极（D）、源极（S）和衬底（B）。根据导电沟道类型，分为 NMOS（N 沟道）和 PMOS（P 沟道）。

关键结构参数： 沟道长度 L、沟道宽度 W、栅氧化层厚度 Tox、结深 Xj、衬底掺杂浓度 Nsub。
建模提示： 在参数提取流程中，L 和 W 的物理尺寸与掩模版图尺寸存在偏差（ΔL, ΔW），这是后续需要校准的关键工艺参数。
MOSFET 四端器件结构截面图（NMOS） P 型衬底（Substrate） N+ 源 N+ 漏 SiO₂ 栅氧化层 (Tox) 多晶硅栅极（Gate） 沟道（L） S D G B 沟道长度 L

1.1.2 工作原理：从积累到反型

MOSFET 的工作依赖于栅极电压对半导体表面电势的调制。以 NMOS 为例，当栅极施加正电压时，P 型衬底表面的空穴被排斥，电子被吸引，形成耗尽层；当栅压超过阈值电压 Vth 时，表面电子浓度超过空穴浓度，形成 N 型反型层（即导电沟道）。

工作区域 栅压条件 (NMOS) 沟道状态 漏电流特征
积累区 VGS < 0 无沟道，表面多子积累 极小的泄漏电流
耗尽区 0 < VGS < Vth 表面耗尽，无导电沟道 亚阈值泄漏电流
弱反型 VGS ≈ Vth 沟道开始形成 指数增长（亚阈值区）
强反型 VGS > Vth 完整 N 型沟道 线性/饱和区电流
参数提取注意： 亚阈值区（弱反型）的电流-电压特性对 Vth 提取极为敏感，通常采用恒定电流法或线性外推法从 ID-VGS 曲线中提取阈值电压。

1.2 阈值电压 Vth 的物理定义

阈值电压是 MOSFET 最重要的直流参数之一，定义为形成强反型层所需的最小栅极电压。对于长沟道器件，Vth 由平带电压、氧化层电荷、功函数差和衬底掺杂共同决定。

1.2.1 阈值电压方程

经典长沟道阈值电压表达式为：

Vth = Vfb + 2·φf + (√(2·q·εsi·Nsub·(2·φf + Vsb))) / Cox

其中：

  • Vfb：平带电压，包含金属-半导体功函数差和氧化层固定电荷
  • φf：衬底费米势，φf = (kT/q)·ln(Nsub/ni)
  • Nsub：衬底掺杂浓度
  • Cox：单位面积栅氧化层电容，Cox = εox/Tox
  • Vsb：源-衬底偏压（体效应）
建模要点： 在先进工艺节点下，短沟道效应（SCE）、窄沟道效应（NCE）、反向短沟道效应（RSCE）以及量子效应都会显著影响 Vth，需要在模型中引入几何修正项。
阈值电压 Vth 与衬底掺杂浓度 Nsub 的关系 衬底掺杂浓度 Nsub (cm-3) 1e15 1e16 1e17 1e18 Vth (V) 0.0 0.5 1.0 1.5 Nsub=1e16 Nsub=1e17 掺杂浓度越高 Vth 值越大

1.3 沟道电流方程

MOSFET 的漏极电流 ID 是器件建模的核心输出。根据工作区域的不同，沟道电流方程分为线性区、饱和区和亚阈值区三个基本模型。

1.3.1 线性区与饱和区电流

在强反型条件下，基于缓变沟道近似（Gradual Channel Approximation），漏电流可表示为：

线性区 (VDS < VGS - Vth):
ID = μ·Cox·(W/L)·[(VGS - Vth)·VDS - (1/2)·VDS²]

饱和区 (VDS ≥ VGS - Vth):
ID_sat = (1/2)·μ·Cox·(W/L)·(VGS - Vth)²

其中 μ 为载流子迁移率，W/L 为沟道宽长比。饱和区电流与 (VGS - Vth)² 成正比，这是经典平方律模型的核心。

1.3.2 亚阈值区电流

当 VGS < Vth 时，器件工作在亚阈值区，电流呈指数依赖关系：

ID_sub = ID0·exp[(VGS - Vth) / (n·VT)]·[1 - exp(-VDS/VT)]

其中：

  • n：亚阈值斜率因子，n = 1 + Cdep/Cox
  • VT：热电压，VT = kT/q ≈ 0.0259 V (300K)
  • ID0：与工艺相关的本征电流
算法调试提示： 在参数提取中，亚阈值区的 ID-VGS 半对数曲线斜率直接给出亚阈值摆幅 SS = n·VT·ln(10)，这是评估栅控能力和界面陷阱质量的关键指标。
NMOS 输出特性曲线族 (ID vs VDS) 漏源电压 VDS (V) 漏电流 ID (mA) 0 0.5 1.0 0.5 1.0 1.5 2.0 VGS=1.0V VGS=1.5V VGS=2.0V VGS=2.5V VDS,sat = VGS - Vth 线性区 饱和区

1.4 关键物理效应总结

在器件建模中，以下物理效应必须纳入考虑，它们直接影响参数提取算法的精度：

物理效应 物理根源 对 I-V 特性的影响 建模处理方法
体效应 衬底偏压 Vsb 改变耗尽层宽度 Vth 随 Vsb 增大而增大 引入体效应系数 γ
沟道长度调制 VDS 增大使有效沟道长度缩短 饱和区 ID 随 VDS 缓慢上升 引入 λ 或 Early 电压
迁移率退化 垂直电场使载流子表面散射增强 大 VGS 时电流增益下降 μ = μ0 / [1 + θ·(VGS-Vth)]
速度饱和 短沟道中载流子速度达到极限 饱和电流低于平方律预测 引入 vsat 和横向电场修正
DIBL 漏极电场穿透到源端降低势垒 Vth 随 VDS 增大而下降 Vth = Vth0 - η·VDS
算法调试要点： 在参数提取流程中，上述效应往往相互耦合。例如 DIBL 和沟道长度调制都会使饱和区 ID 随 VDS 上升，但物理机制不同。提取算法需要设计多组偏置条件来解耦这些参数，通常采用全局优化结合分段拟合的策略。

1.5 本章小结

本章建立了 MOSFET 器件建模的物理基础框架：

  • MOSFET 是四端电压控制器件，其核心是栅压对沟道电导的调制。
  • 阈值电压 Vth 是区分工作区域的关键参数，受掺杂、氧化层厚度和体偏压影响。
  • 沟道电流方程分为线性区、饱和区和亚阈值区，分别对应不同的物理机制和数学形式。
  • 短沟道效应、迁移率退化、速度饱和等非理想效应必须在建模中显式处理。
← 上一章 📖 返回目录 下一章 →